3 files changed, 298 insertions, 0 deletions

diff --git a/drivers/pci/host/pci-exynos.c b/drivers/pci/host/pci-exynos.c
index 94e096bb2d0a..f062acaf052a 100644
--- a/drivers/pci/host/pci-exynos.c
+++ b/drivers/pci/host/pci-exynos.c
@@ -48,6 +48,7 @@ struct exynos_pcie {
 #define PCIE_IRQ_SPECIAL                0x008
 #define PCIE_IRQ_EN_PULSE               0x00c
 #define PCIE_IRQ_EN_LEVEL               0x010
+#define IRQ_MSI_ENABLE                  (0x1 << 2)
 #define PCIE_IRQ_EN_SPECIAL             0x014
 #define PCIE_PWR_RESET                  0x018
 #define PCIE_CORE_RESET                 0x01c
@@ -342,9 +343,36 @@ static irqreturn_t exynos_pcie_irq_handler(int irq, void *arg)
         return IRQ_HANDLED;
 }
 
+static irqreturn_t exynos_pcie_msi_irq_handler(int irq, void *arg)
+{
+        struct pcie_port *pp = arg;
+
+        dw_handle_msi_irq(pp);
+
+        return IRQ_HANDLED;
+}
+
+static void exynos_pcie_msi_init(struct pcie_port *pp)
+{
+        u32 val;
+        struct exynos_pcie *exynos_pcie = to_exynos_pcie(pp);
+
+        dw_pcie_msi_init(pp);
+
+        /* enable MSI interrupt */
+        val = exynos_elb_readl(exynos_pcie, PCIE_IRQ_EN_LEVEL);
+        val |= IRQ_MSI_ENABLE;
+        exynos_elb_writel(exynos_pcie, val, PCIE_IRQ_EN_LEVEL);
+        return;
+}
+
 static void exynos_pcie_enable_interrupts(struct pcie_port *pp)
 {
         exynos_pcie_enable_irq_pulse(pp);
+
+        if (IS_ENABLED(CONFIG_PCI_MSI))
+                exynos_pcie_msi_init(pp);
+
         return;
 }
 
@@ -430,6 +458,22 @@ static int add_pcie_port(struct pcie_port *pp, struct platform_device *pdev)
                 return ret;
         }
 
+        if (IS_ENABLED(CONFIG_PCI_MSI)) {
+                pp->msi_irq = platform_get_irq(pdev, 0);
+                if (!pp->msi_irq) {
+                        dev_err(&pdev->dev, "failed to get msi irq\n");
+                        return -ENODEV;
+                }
+
+                ret = devm_request_irq(&pdev->dev, pp->msi_irq,
+                                        exynos_pcie_msi_irq_handler,
+                                        IRQF_SHARED, "exynos-pcie", pp);
+                if (ret) {
+                        dev_err(&pdev->dev, "failed to request msi irq\n");
+                        return ret;
+                }
+        }
+
         pp->root_bus_nr = -1;
         pp->ops = &exynos_pcie_host_ops;
 
diff --git a/drivers/pci/host/pcie-designware.c b/drivers/pci/host/pcie-designware.c
index c10e9ac9bbbc..896301788e9d 100644
--- a/drivers/pci/host/pcie-designware.c
+++ b/drivers/pci/host/pcie-designware.c
@@ -11,8 +11,11 @@
  * published by the Free Software Foundation.
  */
 
+#include <linux/irq.h>
+#include <linux/irqdomain.h>
 #include <linux/kernel.h>
 #include <linux/module.h>
+#include <linux/msi.h>
 #include <linux/of_address.h>
 #include <linux/pci.h>
 #include <linux/pci_regs.h>
@@ -142,6 +145,204 @@ int dw_pcie_wr_own_conf(struct pcie_port *pp, int where, int size,
         return ret;
 }
 
+static struct irq_chip dw_msi_irq_chip = {
+        .name = "PCI-MSI",
+        .irq_enable = unmask_msi_irq,
+        .irq_disable = mask_msi_irq,
+        .irq_mask = mask_msi_irq,
+        .irq_unmask = unmask_msi_irq,
+};
+
+/* MSI int handler */
+void dw_handle_msi_irq(struct pcie_port *pp)
+{
+        unsigned long val;
+        int i, pos;
+
+        for (i = 0; i < MAX_MSI_CTRLS; i++) {
+                dw_pcie_rd_own_conf(pp, PCIE_MSI_INTR0_STATUS + i * 12, 4,
+                                (u32 *)&val);
+                if (val) {
+                        pos = 0;
+                        while ((pos = find_next_bit(&val, 32, pos)) != 32) {
+                                generic_handle_irq(pp->msi_irq_start
+                                        + (i * 32) + pos);
+                                pos++;
+                        }
+                }
+                dw_pcie_wr_own_conf(pp, PCIE_MSI_INTR0_STATUS + i * 12, 4, val);
+        }
+}
+
+void dw_pcie_msi_init(struct pcie_port *pp)
+{
+        pp->msi_data = __get_free_pages(GFP_KERNEL, 0);
+
+        /* program the msi_data */
+        dw_pcie_wr_own_conf(pp, PCIE_MSI_ADDR_LO, 4,
+                        virt_to_phys((void *)pp->msi_data));
+        dw_pcie_wr_own_conf(pp, PCIE_MSI_ADDR_HI, 4, 0);
+}
+
+static int find_valid_pos0(struct pcie_port *pp, int msgvec, int pos, int *pos0)
+{
+        int flag = 1;
+
+        do {
+                pos = find_next_zero_bit(pp->msi_irq_in_use,
+                                MAX_MSI_IRQS, pos);
+                /*if you have reached to the end then get out from here.*/
+                if (pos == MAX_MSI_IRQS)
+                        return -ENOSPC;
+                /*
+                 * Check if this position is at correct offset.nvec is always a
+                 * power of two. pos0 must be nvec bit alligned.
+                 */
+                if (pos % msgvec)
+                        pos += msgvec - (pos % msgvec);
+                else
+                        flag = 0;
+        } while (flag);
+
+        *pos0 = pos;
+        return 0;
+}
+
+static int assign_irq(int no_irqs, struct msi_desc *desc, int *pos)
+{
+        int res, bit, irq, pos0, pos1, i;
+        u32 val;
+        struct pcie_port *pp = sys_to_pcie(desc->dev->bus->sysdata);
+
+        if (!pp) {
+                BUG();
+                return -EINVAL;
+        }
+
+        pos0 = find_first_zero_bit(pp->msi_irq_in_use,
+                        MAX_MSI_IRQS);
+        if (pos0 % no_irqs) {
+                if (find_valid_pos0(pp, no_irqs, pos0, &pos0))
+                        goto no_valid_irq;
+        }
+        if (no_irqs > 1) {
+                pos1 = find_next_bit(pp->msi_irq_in_use,
+                                MAX_MSI_IRQS, pos0);
+                /* there must be nvec number of consecutive free bits */
+                while ((pos1 - pos0) < no_irqs) {
+                        if (find_valid_pos0(pp, no_irqs, pos1, &pos0))
+                                goto no_valid_irq;
+                        pos1 = find_next_bit(pp->msi_irq_in_use,
+                                        MAX_MSI_IRQS, pos0);
+                }
+        }
+
+        irq = (pp->msi_irq_start + pos0);
+
+        if ((irq + no_irqs) > (pp->msi_irq_start + MAX_MSI_IRQS-1))
+                g