aboutsummaryrefslogtreecommitdiffstats
diff options
context:
space:
mode:
Diffstat
-rw-r--r--arch/arm/boot/dts/tegra20-colibri-512.dtsi104
-rw-r--r--arch/arm/boot/dts/tegra20-harmony.dts30
-rw-r--r--arch/arm/boot/dts/tegra20-iris-512.dts10
-rw-r--r--arch/arm/boot/dts/tegra20-paz00.dts30
-rw-r--r--arch/arm/boot/dts/tegra20-seaboard.dts44
-rw-r--r--arch/arm/boot/dts/tegra20-tamonten.dtsi30
-rw-r--r--arch/arm/boot/dts/tegra20-trimslice.dts34
-rw-r--r--arch/arm/boot/dts/tegra20-ventana.dts44
-rw-r--r--arch/arm/boot/dts/tegra20-whistler.dts40
-rw-r--r--arch/arm/boot/dts/tegra20.dtsi1
10 files changed, 184 insertions, 183 deletions
diff --git a/arch/arm/boot/dts/tegra20-colibri-512.dtsi b/arch/arm/boot/dts/tegra20-colibri-512.dtsi
index 78f7e919ab6f..7792637a3ba7 100644
--- a/arch/arm/boot/dts/tegra20-colibri-512.dtsi
+++ b/arch/arm/boot/dts/tegra20-colibri-512.dtsi
@@ -27,20 +27,20 @@
27 audio_refclk { 27 audio_refclk {
28 nvidia,pins = "cdev1"; 28 nvidia,pins = "cdev1";
29 nvidia,function = "plla_out"; 29 nvidia,function = "plla_out";
30 nvidia,pull = <0>; 30 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
31 nvidia,tristate = <0>; 31 nvidia,tristate = <TEGRA_PIN_DISABLE>;
32 }; 32 };
33 crt { 33 crt {
34 nvidia,pins = "crtp"; 34 nvidia,pins = "crtp";
35 nvidia,function = "crt"; 35 nvidia,function = "crt";
36 nvidia,pull = <0>; 36 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
37 nvidia,tristate = <1>; 37 nvidia,tristate = <TEGRA_PIN_ENABLE>;
38 }; 38 };
39 dap3 { 39 dap3 {
40 nvidia,pins = "dap3"; 40 nvidia,pins = "dap3";
41 nvidia,function = "dap3"; 41 nvidia,function = "dap3";
42 nvidia,pull = <0>; 42 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
43 nvidia,tristate = <0>; 43 nvidia,tristate = <TEGRA_PIN_DISABLE>;
44 }; 44 };
45 displaya { 45 displaya {
46 nvidia,pins = "ld0", "ld1", "ld2", "ld3", 46 nvidia,pins = "ld0", "ld1", "ld2", "ld3",
@@ -50,151 +50,151 @@
50 "lhs", "lpw0", "lpw2", "lsc0", 50 "lhs", "lpw0", "lpw2", "lsc0",
51 "lsc1", "lsck", "lsda", "lspi", "lvs"; 51 "lsc1", "lsck", "lsda", "lspi", "lvs";
52 nvidia,function = "displaya"; 52 nvidia,function = "displaya";
53 nvidia,tristate = <1>; 53 nvidia,tristate = <TEGRA_PIN_ENABLE>;
54 }; 54 };
55 gpio_dte { 55 gpio_dte {
56 nvidia,pins = "dte"; 56 nvidia,pins = "dte";
57 nvidia,function = "rsvd1"; 57 nvidia,function = "rsvd1";
58 nvidia,pull = <0>; 58 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
59 nvidia,tristate = <0>; 59 nvidia,tristate = <TEGRA_PIN_DISABLE>;
60 }; 60 };
61 gpio_gmi { 61 gpio_gmi {
62 nvidia,pins = "ata", "atc", "atd", "ate", 62 nvidia,pins = "ata", "atc", "atd", "ate",
63 "dap1", "dap2", "dap4", "gpu", "irrx", 63 "dap1", "dap2", "dap4", "gpu", "irrx",
64 "irtx", "spia", "spib", "spic"; 64 "irtx", "spia", "spib", "spic";
65 nvidia,function = "gmi"; 65 nvidia,function = "gmi";
66 nvidia,pull = <0>; 66 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
67 nvidia,tristate = <0>; 67 nvidia,tristate = <TEGRA_PIN_DISABLE>;
68 }; 68 };
69 gpio_pta { 69 gpio_pta {
70 nvidia,pins = "pta"; 70 nvidia,pins = "pta";
71 nvidia,function = "rsvd4"; 71 nvidia,function = "rsvd4";
72 nvidia,pull = <0>; 72 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
73 nvidia,tristate = <0>; 73 nvidia,tristate = <TEGRA_PIN_DISABLE>;
74 }; 74 };
75 gpio_uac { 75 gpio_uac {
76 nvidia,pins = "uac"; 76 nvidia,pins = "uac";
77 nvidia,function = "rsvd2"; 77 nvidia,function = "rsvd2";
78 nvidia,pull = <0>; 78 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
79 nvidia,tristate = <0>; 79 nvidia,tristate = <TEGRA_PIN_DISABLE>;
80 }; 80 };
81 hdint { 81 hdint {
82 nvidia,pins = "hdint"; 82 nvidia,pins = "hdint";
83 nvidia,function = "hdmi"; 83 nvidia,function = "hdmi";
84 nvidia,tristate = <1>; 84 nvidia,tristate = <TEGRA_PIN_ENABLE>;
85 }; 85 };
86 i2c1 { 86 i2c1 {
87 nvidia,pins = "rm"; 87 nvidia,pins = "rm";
88 nvidia,function = "i2c1"; 88 nvidia,function = "i2c1";
89 nvidia,pull = <0>; 89 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
90 nvidia,tristate = <1>; 90 nvidia,tristate = <TEGRA_PIN_ENABLE>;
91 }; 91 };
92 i2c3 { 92 i2c3 {
93 nvidia,pins = "dtf"; 93 nvidia,pins = "dtf";
94 nvidia,function = "i2c3"; 94 nvidia,function = "i2c3";
95 nvidia,pull = <0>; 95 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
96 nvidia,tristate = <1>; 96 nvidia,tristate = <TEGRA_PIN_ENABLE>;
97 }; 97 };
98 i2cddc { 98 i2cddc {
99 nvidia,pins = "ddc"; 99 nvidia,pins = "ddc";
100 nvidia,function = "i2c2"; 100 nvidia,function = "i2c2";
101 nvidia,pull = <2>; 101 nvidia,pull = <TEGRA_PIN_PULL_UP>;
102 nvidia,tristate = <1>; 102 nvidia,tristate = <TEGRA_PIN_ENABLE>;
103 }; 103 };
104 i2cp { 104 i2cp {
105 nvidia,pins = "i2cp"; 105 nvidia,pins = "i2cp";
106 nvidia,function = "i2cp"; 106 nvidia,function = "i2cp";
107 nvidia,pull = <0>; 107 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
108 nvidia,tristate = <0>; 108 nvidia,tristate = <TEGRA_PIN_DISABLE>;
109 }; 109 };
110 irda { 110 irda {
111 nvidia,pins = "uad"; 111 nvidia,pins = "uad";
112 nvidia,function = "irda"; 112 nvidia,function = "irda";
113 nvidia,pull = <0>; 113 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
114 nvidia,tristate = <1>; 114 nvidia,tristate = <TEGRA_PIN_ENABLE>;
115 }; 115 };
116 nand { 116 nand {
117 nvidia,pins = "kbca", "kbcc", "kbcd", 117 nvidia,pins = "kbca", "kbcc", "kbcd",
118 "kbce", "kbcf"; 118 "kbce", "kbcf";
119 nvidia,function = "nand"; 119 nvidia,function = "nand";
120 nvidia,pull = <0>; 120 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
121 nvidia,tristate = <0>; 121 nvidia,tristate = <TEGRA_PIN_DISABLE>;
122 }; 122 };
123 owc { 123 owc {
124 nvidia,pins = "owc"; 124 nvidia,pins = "owc";
125 nvidia,function = "owr"; 125 nvidia,function = "owr";
126 nvidia,pull = <0>; 126 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
127 nvidia,tristate = <1>; 127 nvidia,tristate = <TEGRA_PIN_ENABLE>;
128 }; 128 };
129 pmc { 129 pmc {
130 nvidia,pins = "pmc"; 130 nvidia,pins = "pmc";
131 nvidia,function = "pwr_on"; 131 nvidia,function = "pwr_on";
132 nvidia,tristate = <0>; 132 nvidia,tristate = <TEGRA_PIN_DISABLE>;
133 }; 133 };
134 pwm { 134 pwm {
135 nvidia,pins = "sdb", "sdc", "sdd"; 135 nvidia,pins = "sdb", "sdc", "sdd";
136 nvidia,function = "pwm"; 136 nvidia,function = "pwm";
137 nvidia,tristate = <1>; 137 nvidia,tristate = <TEGRA_PIN_ENABLE>;
138 }; 138 };
139 sdio4 { 139 sdio4 {
140 nvidia,pins = "atb", "gma", "gme"; 140 nvidia,pins = "atb", "gma", "gme";
141 nvidia,function = "sdio4"; 141 nvidia,function = "sdio4";
142 nvidia,pull = <0>; 142 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
143 nvidia,tristate = <1>; 143 nvidia,tristate = <TEGRA_PIN_ENABLE>;
144 }; 144 };
145 spi1 { 145 spi1 {
146 nvidia,pins = "spid", "spie", "spif"; 146 nvidia,pins = "spid", "spie", "spif";
147 nvidia,function = "spi1"; 147 nvidia,function = "spi1";
148 nvidia,pull = <0>; 148 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
149 nvidia,tristate = <1>; 149 nvidia,tristate = <TEGRA_PIN_ENABLE>;
150 }; 150 };
151 spi4 { 151 spi4 {
152 nvidia,pins = "slxa", "slxc", "slxd", "slxk"; 152 nvidia,pins = "slxa", "slxc", "slxd", "slxk";
153 nvidia,function = "spi4"; 153 nvidia,function = "spi4";
154 nvidia,pull = <0>; 154 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
155 nvidia,tristate = <1>; 155 nvidia,tristate = <TEGRA_PIN_ENABLE>;
156 }; 156 };
157 uarta { 157 uarta {
158 nvidia,pins = "sdio1"; 158 nvidia,pins = "sdio1";
159 nvidia,function = "uarta"; 159 nvidia,function = "uarta";
160 nvidia,pull = <0>; 160 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
161 nvidia,tristate = <1>; 161 nvidia,tristate = <TEGRA_PIN_ENABLE>;
162 }; 162 };
163 uartd { 163 uartd {
164 nvidia,pins = "gmc"; 164 nvidia,pins = "gmc";
165 nvidia,function = "uartd"; 165 nvidia,function = "uartd";
166 nvidia,pull = <0>; 166 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
167 nvidia,tristate = <1>; 167 nvidia,tristate = <TEGRA_PIN_ENABLE>;
168 }; 168 };
169 ulpi { 169 ulpi {
170 nvidia,pins = "uaa", "uab", "uda"; 170 nvidia,pins = "uaa", "uab", "uda";
171 nvidia,function = "ulpi"; 171 nvidia,function = "ulpi";
172 nvidia,pull = <0>; 172 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
173 nvidia,tristate = <0>; 173 nvidia,tristate = <TEGRA_PIN_DISABLE>;
174 }; 174 };
175 ulpi_refclk { 175 ulpi_refclk {
176 nvidia,pins = "cdev2"; 176 nvidia,pins = "cdev2";
177 nvidia,function = "pllp_out4"; 177 nvidia,function = "pllp_out4";
178 nvidia,pull = <0>; 178 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
179 nvidia,tristate = <0>; 179 nvidia,tristate = <TEGRA_PIN_DISABLE>;
180 }; 180 };
181 usb_gpio { 181 usb_gpio {
182 nvidia,pins = "spig", "spih"; 182 nvidia,pins = "spig", "spih";
183 nvidia,function = "spi2_alt"; 183 nvidia,function = "spi2_alt";
184 nvidia,pull = <0>; 184 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
185 nvidia,tristate = <0>; 185 nvidia,tristate = <TEGRA_PIN_DISABLE>;
186 }; 186 };
187 vi { 187 vi {
188 nvidia,pins = "dta", "dtb", "dtc", "dtd"; 188 nvidia,pins = "dta", "dtb", "dtc", "dtd";
189 nvidia,function = "vi"; 189 nvidia,function = "vi";
190 nvidia,pull = <0>; 190 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
191 nvidia,tristate = <1>; 191 nvidia,tristate = <TEGRA_PIN_ENABLE>;
192 }; 192 };
193 vi_sc { 193 vi_sc {
194 nvidia,pins = "csus"; 194 nvidia,pins = "csus";
195 nvidia,function = "vi_sensor_clk"; 195 nvidia,function = "vi_sensor_clk";
196 nvidia,pull = <0>; 196 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
197 nvidia,tristate = <1>; 197 nvidia,tristate = <TEGRA_PIN_ENABLE>;
198 }; 198 };
199 }; 199 };
200 }; 200 };
diff --git a/arch/arm/boot/dts/tegra20-harmony.dts b/arch/arm/boot/dts/tegra20-harmony.dts
index 7e578f4ce296..b02653da8bd7 100644
--- a/arch/arm/boot/dts/tegra20-harmony.dts
+++ b/arch/arm/boot/dts/tegra20-harmony.dts
@@ -185,50 +185,50 @@
185 "gmb", "gmc", "gmd", "gme", "gpu7", 185 "gmb", "gmc", "gmd", "gme", "gpu7",
186 "gpv", "i2cp", "pta", "rm", "slxa", 186 "gpv", "i2cp", "pta", "rm", "slxa",
187 "slxk", "spia", "spib", "uac"; 187 "slxk", "spia", "spib", "uac";
188 nvidia,pull = <0>; 188 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
189 nvidia,tristate = <0>; 189 nvidia,tristate = <TEGRA_PIN_DISABLE>;
190 }; 190 };
191 conf_ck32 { 191 conf_ck32 {
192 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb", 192 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb",
193 "pmcc", "pmcd", "pmce", "xm2c", "xm2d"; 193 "pmcc", "pmcd", "pmce", "xm2c", "xm2d";
194 nvidia,pull = <0>; 194 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
195 }; 195 };
196 conf_csus { 196 conf_csus {
197 nvidia,pins = "csus", "spid", "spif"; 197 nvidia,pins = "csus", "spid", "spif";
198 nvidia,pull = <1>; 198 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
199 nvidia,tristate = <1>; 199 nvidia,tristate = <TEGRA_PIN_ENABLE>;
200 }; 200 };
201 conf_crtp { 201 conf_crtp {
202 nvidia,pins = "crtp", "dap2", "dap3", "dap4", 202 nvidia,pins = "crtp", "dap2", "dap3", "dap4",
203 "dtc", "dte", "dtf", "gpu", "sdio1", 203 "dtc", "dte", "dtf", "gpu", "sdio1",
204 "slxc", "slxd", "spdi", "spdo", "spig", 204 "slxc", "slxd", "spdi", "spdo", "spig",
205 "uda"; 205 "uda";
206 nvidia,pull = <0>; 206 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
207 nvidia,tristate = <1>; 207 nvidia,tristate = <TEGRA_PIN_ENABLE>;
208 }; 208 };
209 conf_ddc { 209 conf_ddc {
210 nvidia,pins = "ddc", "dta", "dtd", "kbca", 210 nvidia,pins = "ddc", "dta", "dtd", "kbca",
211 "kbcb", "kbcc", "kbcd", "kbce", "kbcf", 211 "kbcb", "kbcc", "kbcd", "kbce", "kbcf",
212 "sdc"; 212 "sdc";
213 nvidia,pull = <2>; 213 nvidia,pull = <TEGRA_PIN_PULL_UP>;
214 nvidia,tristate = <0>; 214 nvidia,tristate = <TEGRA_PIN_DISABLE>;
215 }; 215 };
216 conf_hdint { 216 conf_hdint {
217 nvidia,pins = "hdint", "lcsn", "ldc", "lm1", 217 nvidia,pins = "hdint", "lcsn", "ldc", "lm1",
218 "lpw1", "lsc1", "lsck", "lsda", "lsdi", 218 "lpw1", "lsc1", "lsck", "lsda", "lsdi",
219 "lvp0", "owc", "sdb"; 219 "lvp0", "owc", "sdb";
220 nvidia,tristate = <1>; 220 nvidia,tristate = <TEGRA_PIN_ENABLE>;
221 }; 221 };
222 conf_irrx { 222 conf_irrx {
223 nvidia,pins = "irrx", "irtx", "sdd", "spic", 223 nvidia,pins = "irrx", "irtx", "sdd", "spic",
224 "spie", "spih", "uaa", "uab", "uad", 224 "spie", "spih", "uaa", "uab", "uad",
225 "uca", "ucb"; 225 "uca", "ucb";
226 nvidia,pull = <2>; 226 nvidia,pull = <TEGRA_PIN_PULL_UP>;
227 nvidia,tristate = <1>; 227 nvidia,tristate = <TEGRA_PIN_ENABLE>;
228 }; 228 };
229 conf_lc { 229 conf_lc {
230 nvidia,pins = "lc", "ls"; 230 nvidia,pins = "lc", "ls";
231 nvidia,pull = <2>; 231 nvidia,pull = <TEGRA_PIN_PULL_UP>;
232 }; 232 };
233 conf_ld0 { 233 conf_ld0 {
234 nvidia,pins = "ld0", "ld1", "ld2", "ld3", "ld4", 234 nvidia,pins = "ld0", "ld1", "ld2", "ld3", "ld4",
@@ -238,12 +238,12 @@
238 "lhp1", "lhp2", "lhs", "lm0", "lpp", 238 "lhp1", "lhp2", "lhs", "lm0", "lpp",
239 "lpw0", "lpw2", "lsc0", "lspi", "lvp1", 239 "lpw0", "lpw2", "lsc0", "lspi", "lvp1",
240 "lvs", "pmc"; 240 "lvs", "pmc";
241 nvidia,tristate = <0>; 241 nvidia,tristate = <TEGRA_PIN_DISABLE>;
242 }; 242 };
243 conf_ld17_0 { 243 conf_ld17_0 {
244 nvidia,pins = "ld17_0", "ld19_18", "ld21_20", 244 nvidia,pins = "ld17_0", "ld19_18", "ld21_20",
245 "ld23_22"; 245 "ld23_22";
246 nvidia,pull = <1>; 246 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
247 }; 247 };
248 }; 248 };
249 }; 249 };
diff --git a/arch/arm/boot/dts/tegra20-iris-512.dts b/arch/arm/boot/dts/tegra20-iris-512.dts
index 274d252c90f8..8cfb83f42e1f 100644
--- a/arch/arm/boot/dts/tegra20-iris-512.dts
+++ b/arch/arm/boot/dts/tegra20-iris-512.dts
@@ -15,23 +15,23 @@
15 pinmux@70000014 { 15 pinmux@70000014 {
16 state_default: pinmux { 16 state_default: pinmux {
17 hdint { 17 hdint {
18 nvidia,tristate = <0>; 18 nvidia,tristate = <TEGRA_PIN_DISABLE>;
19 }; 19 };
20 20
21 i2cddc { 21 i2cddc {
22 nvidia,tristate = <0>; 22 nvidia,tristate = <TEGRA_PIN_DISABLE>;
23 }; 23 };
24 24
25 sdio4 { 25 sdio4 {
26 nvidia,tristate = <0>; 26 nvidia,tristate = <TEGRA_PIN_DISABLE>;
27 }; 27 };
28 28
29 uarta { 29 uarta {
30 nvidia,tristate = <0>; 30 nvidia,tristate = <TEGRA_PIN_DISABLE>;
31 }; 31 };
32 32
33 uartd { 33 uartd {
34 nvidia,tristate = <0>; 34 nvidia,tristate = <TEGRA_PIN_DISABLE>;
35 }; 35 };
36 }; 36 };
37 }; 37 };
diff --git a/arch/arm/boot/dts/tegra20-paz00.dts b/arch/arm/boot/dts/tegra20-paz00.dts
index 31c14d09b5af..02923fb96fed 100644
--- a/arch/arm/boot/dts/tegra20-paz00.dts
+++ b/arch/arm/boot/dts/tegra20-paz00.dts
@@ -178,39 +178,39 @@
178 "gpu", "gpu7", "gpv", "i2cp", "pta", 178 "gpu", "gpu7", "gpv", "i2cp", "pta",
179 "rm", "sdio1", "slxk", "spdo", "uac", 179 "rm", "sdio1", "slxk", "spdo", "uac",
180 "uda"; 180 "uda";
181 nvidia,pull = <0>; 181 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
182 nvidia,tristate = <0>; 182 nvidia,tristate = <TEGRA_PIN_DISABLE>;
183 }; 183 };
184 conf_ck32 { 184 conf_ck32 {
185 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb", 185 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb",
186 "pmcc", "pmcd", "pmce", "xm2c", "xm2d"; 186 "pmcc", "pmcd", "pmce", "xm2c", "xm2d";
187 nvidia,pull = <0>; 187 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
188 }; 188 };
189 conf_crtp { 189 conf_crtp {
190 nvidia,pins = "crtp", "dap3", "dap4", "dtb", 190 nvidia,pins = "crtp", "dap3", "dap4", "dtb",
191 "dtc", "dte", "slxa", "slxc", "slxd", 191 "dtc", "dte", "slxa", "slxc", "slxd",
192 "spdi"; 192 "spdi";
193 nvidia,pull = <0>; 193 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
194 nvidia,tristate = <1>; 194 nvidia,tristate = <TEGRA_PIN_ENABLE>;
195 }; 195 };
196 conf_csus { 196 conf_csus {
197 nvidia,pins = "csus", "spia", "spib", "spid", 197 nvidia,pins = "csus", "spia", "spib", "spid",
198 "spif"; 198 "spif";
199 nvidia,pull = <1>; 199 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
200 nvidia,tristate = <1>; 200 nvidia,tristate = <TEGRA_PIN_ENABLE>;
201 }; 201 };
202 conf_ddc { 202 conf_ddc {
203 nvidia,pins = "ddc", "irrx", "irtx", "kbca", 203 nvidia,pins = "ddc", "irrx", "irtx", "kbca",
204 "kbcb", "kbcc", "kbcd", "kbce", "kbcf", 204 "kbcb", "kbcc", "kbcd", "kbce", "kbcf",
205 "spic", "spig", "uaa", "uab"; 205 "spic", "spig", "uaa", "uab";
206 nvidia,pull = <2>; 206 nvidia,pull = <TEGRA_PIN_PULL_UP>;
207 nvidia,tristate = <0>; 207 nvidia,tristate = <TEGRA_PIN_DISABLE>;
208 }; 208 };
209 conf_dta { 209 conf_dta {
210 nvidia,pins = "dta", "dtd", "owc", "sdc", "sdd", 210 nvidia,pins = "dta", "dtd", "owc", "sdc", "sdd",
211 "spie", "spih", "uad", "uca", "ucb"; 211 "spie", "spih", "uad", "uca", "ucb";
212 nvidia,pull = <2>; 212 nvidia,pull = <TEGRA_PIN_PULL_UP>;
213 nvidia,tristate = <1>; 213 nvidia,tristate = <TEGRA_PIN_ENABLE>;
214 }; 214 };
215 conf_hdint { 215 conf_hdint {
216 nvidia,pins = "hdint", "ld0", "ld1", "ld2", 216 nvidia,pins = "hdint", "ld0", "ld1", "ld2",
@@ -219,23 +219,23 @@
219 "ld13", "ld14", "ld15", "ld16", "ld17", 219 "ld13", "ld14", "ld15", "ld16", "ld17",
220 "ldc", "ldi", "lhs", "lsc0", "lspi", 220 "ldc", "ldi", "lhs", "lsc0", "lspi",
221 "lvs", "pmc"; 221 "lvs", "pmc";
222 nvidia,tristate = <0>; 222 nvidia,tristate = <TEGRA_PIN_DISABLE>;
223 }; 223 };
224 conf_lc { 224 conf_lc {
225 nvidia,pins = "lc", "ls"; 225 nvidia,pins = "lc", "ls";
226 nvidia,pull = <2>; 226 nvidia,pull = <TEGRA_PIN_PULL_UP>;
227 }; 227 };
228 conf_lcsn { 228 conf_lcsn {
229 nvidia,pins = "lcsn", "lhp0", "lhp1", "lhp2", 229 nvidia,pins = "lcsn", "lhp0", "lhp1", "lhp2",
230 "lm0", "lm1", "lpp", "lpw0", "lpw1", 230 "lm0", "lm1", "lpp", "lpw0", "lpw1",
231 "lpw2", "lsc1", "lsck", "lsda", "lsdi", 231 "lpw2", "lsc1", "lsck", "lsda", "lsdi",
232 "lvp0", "lvp1", "sdb"; 232 "lvp0", "lvp1", "sdb";
233 nvidia,tristate = <1>; 233 nvidia,tristate = <TEGRA_PIN_ENABLE>;
234 }; 234 };
235 conf_ld17_0 { 235 conf_ld17_0 {
236 nvidia,pins = "ld17_0", "ld19_18", "ld21_20", 236 nvidia,pins = "ld17_0", "ld19_18", "ld21_20",
237 "ld23_22"; 237 "ld23_22";
238 nvidia,pull = <1>; 238 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
239 }; 239 };
240 }; 240 };
241 }; 241 };
diff --git a/arch/arm/boot/dts/tegra20-seaboard.dts b/arch/arm/boot/dts/tegra20-seaboard.dts
index 476e4e8bf7cb..1204738dbf29 100644
--- a/arch/arm/boot/dts/tegra20-seaboard.dts
+++ b/arch/arm/boot/dts/tegra20-seaboard.dts
@@ -190,53 +190,53 @@
190 "irtx", "pta", "rm", "sdc", "sdd", 190 "irtx", "pta", "rm", "sdc", "sdd",
191 "slxd", "slxk", "spdi", "spdo", "uac", 191 "slxd", "slxk", "spdi", "spdo", "uac",
192 "uad", "uca", "ucb", "uda"; 192 "uad", "uca", "ucb", "uda";
193 nvidia,pull = <0>; 193 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
194 nvidia,tristate = <0>; 194 nvidia,tristate = <TEGRA_PIN_DISABLE>;
195 }; 195 };
196 conf_ate { 196 conf_ate {
197 nvidia,pins = "ate", "csus", "dap3", 197 nvidia,pins = "ate", "csus", "dap3",
198 "gpv", "owc", "slxc", "spib", "spid", 198 "gpv", "owc", "slxc", "spib", "spid",
199 "spie"; 199 "spie";
200 nvidia,pull = <0>; 200 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
201 nvidia,tristate = <1>; 201 nvidia,tristate = <TEGRA_PIN_ENABLE>;
202 }; 202 };
203 conf_ck32 { 203 conf_ck32 {
204 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb", 204 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb",
205 "pmcc", "pmcd", "pmce", "xm2c", "xm2d"; 205 "pmcc", "pmcd", "pmce", "xm2c", "xm2d";
206 nvidia,pull = <0>; 206 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
207 }; 207 };
208 conf_crtp { 208 conf_crtp {
209 nvidia,pins = "crtp", "gmb", "slxa", "spia", 209 nvidia,pins = "crtp", "gmb", "slxa", "spia",
210 "spig", "spih"; 210 "spig", "spih";
211 nvidia,pull = <2>; 211 nvidia,pull = <TEGRA_PIN_PULL_UP>;
212 nvidia,tristate = <1>; 212 nvidia,tristate = <TEGRA_PIN_ENABLE>;
213 }; 213 };
214 conf_dta { 214 conf_dta {
215 nvidia,pins = "dta", "dtb", "dtc", "dtd"; 215 nvidia,pins = "dta", "dtb", "dtc", "dtd";
216 nvidia,pull = <1>; 216 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
217 nvidia,tristate = <0>; 217 nvidia,tristate = <TEGRA_PIN_DISABLE>;
218 }; 218 };
219 conf_dte { 219 conf_dte {
220 nvidia,pins = "dte", "spif"; 220 nvidia,pins = "dte", "spif";
221 nvidia,pull = <1>; 221 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
222 nvidia,tristate = <1>; 222 nvidia,tristate = <TEGRA_PIN_ENABLE>;
223 }; 223 };
224 conf_hdint { 224 conf_hdint {
225 nvidia,pins = "hdint", "lcsn", "ldc", "lm1", 225 nvidia,pins = "hdint", "lcsn", "ldc", "lm1",
226 "lpw1", "lsc1", "lsck", "lsda", "lsdi", 226 "lpw1", "lsc1", "lsck", "lsda", "lsdi",
227 "lvp0"; 227 "lvp0";
228 nvidia,tristate = <1>; 228 nvidia,tristate = <TEGRA_PIN_ENABLE>;
229 }; 229 };
230 conf_kbca { 230 conf_kbca {
231 nvidia,pins = "kbca", "kbcb", "kbcc", "kbcd", 231 nvidia,pins = "kbca", "kbcb", "kbcc", "kbcd",
232 "kbce", "kbcf", "sdio1", "spic", "uaa", 232 "kbce", "kbcf", "sdio1", "spic", "uaa",
233 "uab"; 233 "uab";
234 nvidia,pull = <2>; 234 nvidia,pull = <TEGRA_PIN_PULL_UP>;
235 nvidia,tristate = <0>; 235 nvidia,tristate = <TEGRA_PIN_DISABLE>;
236 }; 236 };
237 conf_lc { 237 conf_lc {
238 nvidia,pins = "lc", "ls"; 238 nvidia,pins = "lc", "ls";
239 nvidia,pull = <2>; 239 nvidia,pull = <TEGRA_PIN_PULL_UP>;
240 }; 240 };
241 conf_ld0 { 241 conf_ld0 {
242 nvidia,pins = "ld0", "ld1", "ld2", "ld3", "ld4", 242 nvidia,pins = "ld0", "ld1", "ld2", "ld3", "ld4",
@@ -246,22 +246,22 @@
246 "lhp1", "lhp2", "lhs", "lm0", "lpp", 246 "lhp1", "lhp2", "lhs", "lm0", "lpp",
247 "lpw0", "lpw2", "lsc0", "lspi", "lvp1", 247 "lpw0", "lpw2", "lsc0", "lspi", "lvp1",
248 "lvs", "pmc", "sdb"; 248 "lvs", "pmc", "sdb";
249 nvidia,tristate = <0>; 249 nvidia,tristate = <TEGRA_PIN_DISABLE>;
250 }; 250 };
251 conf_ld17_0 { 251 conf_ld17_0 {
252 nvidia,pins = "ld17_0", "ld19_18", "ld21_20", 252 nvidia,pins = "ld17_0", "ld19_18", "ld21_20",
253 "ld23_22"; 253 "ld23_22";
254 nvidia,pull = <1>; 254 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
255 }; 255 };
256 drive_sdio1 { 256 drive_sdio1 {
257 nvidia,pins = "drive_sdio1"; 257 nvidia,pins = "drive_sdio1";
258 nvidia,high-speed-mode = <0>; 258 nvidia,high-speed-mode = <TEGRA_PIN_DISABLE>;
259 nvidia,schmitt = <0>; 259 nvidia,schmitt = <TEGRA_PIN_DISABLE>;
260 nvidia,low-power-mode = <3>; 260 nvidia,low-power-mode = <TEGRA_PIN_LP_DRIVE_DIV_1>;
261 nvidia,pull-down-strength = <31>; 261 nvidia,pull-down-strength = <31>;
262 nvidia,pull-up-strength = <31>; 262 nvidia,pull-up-strength = <31>;
263 nvidia,slew-rate-rising = <3>; 263 nvidia,slew-rate-rising = <TEGRA_PIN_SLEW_RATE_SLOWEST>;
264 nvidia,slew-rate-falling = <3>; 264 nvidia,slew-rate-falling = <TEGRA_PIN_SLEW_RATE_SLOWEST>;
265 }; 265 };
266 }; 266 };
267 267
diff --git a/arch/arm/boot/dts/tegra20-tamonten.dtsi b/arch/arm/boot/dts/tegra20-tamonten.dtsi
index 02dbc6965fdc..eb2f9aa211a2 100644
--- a/arch/arm/boot/dts/tegra20-tamonten.dtsi
+++ b/arch/arm/boot/dts/tegra20-tamonten.dtsi
@@ -176,50 +176,50 @@
176 "gmb", "gmc", "gmd", "gme", "gpu7", 176 "gmb", "gmc", "gmd", "gme", "gpu7",
177 "gpv", "i2cp", "pta", "rm", "slxa", 177 "gpv", "i2cp", "pta", "rm", "slxa",
178 "slxk", "spia", "spib", "uac"; 178 "slxk", "spia", "spib", "uac";
179 nvidia,pull = <0>; 179 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
180 nvidia,tristate = <0>; 180 nvidia,tristate = <TEGRA_PIN_DISABLE>;
181 }; 181 };
182 conf_ck32 { 182 conf_ck32 {
183 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb", 183 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb",
184 "pmcc", "pmcd", "pmce", "xm2c", "xm2d"; 184 "pmcc", "pmcd", "pmce", "xm2c", "xm2d";
185 nvidia,pull = <0>; 185 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
186 }; 186 };
187 conf_csus { 187 conf_csus {
188 nvidia,pins = "csus", "spid", "spif"; 188 nvidia,pins = "csus", "spid", "spif";
189 nvidia,pull = <1>; 189 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
190 nvidia,tristate = <1>; 190 nvidia,tristate = <TEGRA_PIN_ENABLE>;
191 }; 191 };
192 conf_crtp { 192 conf_crtp {
193 nvidia,pins = "crtp", "dap2", "dap3", "dap4", 193 nvidia,pins = "crtp", "dap2", "dap3", "dap4",
194 "dtc", "dte", "dtf", "gpu", "sdio1", 194 "dtc", "dte", "dtf", "gpu", "sdio1",
195 "slxc", "slxd", "spdi", "spdo", "spig", 195 "slxc", "slxd", "spdi", "spdo", "spig",
196 "uda"; 196 "uda";
197 nvidia,pull = <0>; 197 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
198 nvidia,tristate = <1>; 198 nvidia,tristate = <TEGRA_PIN_ENABLE>;
199 }; 199 };
200 conf_ddc { 200 conf_ddc {
201 nvidia,pins = "ddc", "dta", "dtd", "kbca", 201 nvidia,pins = "ddc", "dta", "dtd", "kbca",
202 "kbcb", "kbcc", "kbcd", "kbce", "kbcf", 202 "kbcb", "kbcc", "kbcd", "kbce", "kbcf",
203 "sdc"; 203 "sdc";
204 nvidia,pull = <2>; 204 nvidia,pull = <TEGRA_PIN_PULL_UP>;
205 nvidia,tristate = <0>; 205 nvidia,tristate = <TEGRA_PIN_DISABLE>;
206 }; 206 };
207 conf_hdint { 207 conf_hdint {
208 nvidia,pins = "hdint", "lcsn", "ldc", "lm1", 208 nvidia,pins = "hdint", "lcsn", "ldc", "lm1",
209 "lpw1", "lsc1", "lsck", "lsda", "lsdi", 209 "lpw1", "lsc1", "lsck", "lsda", "lsdi",
210 "lvp0", "owc", "sdb"; 210 "lvp0", "owc", "sdb";
211 nvidia,tristate = <1>; 211 nvidia,tristate = <TEGRA_PIN_ENABLE>;
212 }; 212 };
213 conf_irrx { 213 conf_irrx {
214 nvidia,pins = "irrx", "irtx", "sdd", "spic", 214 nvidia,pins = "irrx", "irtx", "sdd", "spic",
215 "spie", "spih", "uaa", "uab", "uad", 215 "spie", "spih", "uaa", "uab", "uad",
216 "uca", "ucb"; 216 "uca", "ucb";
217 nvidia,pull = <2>; 217 nvidia,pull = <TEGRA_PIN_PULL_UP>;
218 nvidia,tristate = <1>; 218 nvidia,tristate = <TEGRA_PIN_ENABLE>;
219 }; 219 };
220 conf_lc { 220 conf_lc {
221 nvidia,pins = "lc", "ls"; 221 nvidia,pins = "lc", "ls";
222 nvidia,pull = <2>; 222 nvidia,pull = <TEGRA_PIN_PULL_UP>;
223 }; 223 };
224 conf_ld0 { 224 conf_ld0 {
225 nvidia,pins = "ld0", "ld1", "ld2", "ld3", "ld4", 225 nvidia,pins = "ld0", "ld1", "ld2", "ld3", "ld4",
@@ -229,12 +229,12 @@
229 "lhp1", "lhp2", "lhs", "lm0", "lpp", 229 "lhp1", "lhp2", "lhs", "lm0", "lpp",
230 "lpw0", "lpw2", "lsc0", "lspi", "lvp1", 230 "lpw0", "lpw2", "lsc0", "lspi", "lvp1",
231 "lvs", "pmc"; 231 "lvs", "pmc";
232 nvidia,tristate = <0>; 232 nvidia,tristate = <TEGRA_PIN_DISABLE>;
233 }; 233 };
234 conf_ld17_0 { 234 conf_ld17_0 {
235 nvidia,pins = "ld17_0", "ld19_18", "ld21_20", 235 nvidia,pins = "ld17_0", "ld19_18", "ld21_20",
236 "ld23_22"; 236 "ld23_22";
237 nvidia,pull = <1>; 237 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
238 }; 238 };
239 }; 239 };
240 240
diff --git a/arch/arm/boot/dts/tegra20-trimslice.dts b/arch/arm/boot/dts/tegra20-trimslice.dts
index babc8fbf1663..ec36fafb0f90 100644
--- a/arch/arm/boot/dts/tegra20-trimslice.dts
+++ b/arch/arm/boot/dts/tegra20-trimslice.dts
@@ -192,49 +192,49 @@
192 "dtb", "dtc", "dtd", "dte", "gmb", 192 "dtb", "dtc", "dtd", "dte", "gmb",
193 "gme", "i2cp", "pta", "slxc", "slxd", 193 "gme", "i2cp", "pta", "slxc", "slxd",
194 "spdi", "spdo", "uda"; 194 "spdi", "spdo", "uda";
195 nvidia,pull = <0>; 195 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
196 nvidia,tristate = <1>; 196 nvidia,tristate = <TEGRA_PIN_ENABLE>;
197 }; 197 };
198 conf_atb { 198 conf_atb {
199 nvidia,pins = "atb", "cdev1", "cdev2", "dap1", 199 nvidia,pins = "atb", "cdev1", "cdev2", "dap1",
200 "gma", "gmc", "gmd", "gpu", "gpu7", 200 "gma", "gmc", "gmd", "gpu", "gpu7",
201 "gpv", "sdio1", "slxa", "slxk", "uac"; 201 "gpv", "sdio1", "slxa", "slxk", "uac";
202 nvidia,pull = <0>; 202 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
203 nvidia,tristate = <0>; 203 nvidia,tristate = <TEGRA_PIN_DISABLE>;
204 }; 204 };
205 conf_ck32 { 205 conf_ck32 {
206 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb", 206 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb",
207 "pmcc", "pmcd", "pmce", "xm2c", "xm2d"; 207 "pmcc", "pmcd", "pmce", "xm2c", "xm2d";
208 nvidia,pull = <0>; 208 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
209 }; 209 };
210 conf_csus { 210 conf_csus {
211 nvidia,pins = "csus", "spia", "spib", 211 nvidia,pins = "csus", "spia", "spib",
212 "spid", "spif"; 212 "spid", "spif";
213 nvidia,pull = <1>; 213 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
214 nvidia,tristate = <1>; 214 nvidia,tristate = <TEGRA_PIN_ENABLE>;
215 }; 215 };
216 conf_ddc { 216 conf_ddc {
217 nvidia,pins = "ddc", "dtf", "rm", "sdc", "sdd"; 217 nvidia,pins = "ddc", "dtf", "rm", "sdc", "sdd";
218 nvidia,pull = <2>; 218 nvidia,pull = <TEGRA_PIN_PULL_UP>;
219 nvidia,tristate = <0>; 219 nvidia,tristate = <TEGRA_PIN_DISABLE>;
220 }; 220 };
221 conf_hdint { 221 conf_hdint {
222 nvidia,pins = "hdint", "lcsn", "ldc", "lm1", 222 nvidia,pins = "hdint", "lcsn", "ldc", "lm1",
223 "lpw1", "lsc1", "lsck", "lsda", "lsdi", 223 "lpw1", "lsc1", "lsck", "lsda", "lsdi",
224 "lvp0", "pmc"; 224 "lvp0", "pmc";
225 nvidia,tristate = <1>; 225 nvidia,tristate = <TEGRA_PIN_ENABLE>;
226 }; 226 };
227 conf_irrx { 227 conf_irrx {
228 nvidia,pins = "irrx", "irtx", "kbca", "kbcb", 228 nvidia,pins = "irrx", "irtx", "kbca", "kbcb",
229 "kbcc", "kbcd", "kbce", "kbcf", "owc", 229 "kbcc", "kbcd", "kbce", "kbcf", "owc",
230 "spic", "spie", "spig", "spih", "uaa", 230 "spic", "spie", "spig", "spih", "uaa",
231 "uab", "uad", "uca", "ucb"; 231 "uab", "uad", "uca", "ucb";
232 nvidia,pull = <2>; 232 nvidia,pull = <TEGRA_PIN_PULL_UP>;
233 nvidia,tristate = <1>; 233 nvidia,tristate = <TEGRA_PIN_ENABLE>;
234 }; 234 };
235 conf_lc { 235 conf_lc {
236 nvidia,pins = "lc", "ls"; 236 nvidia,pins = "lc", "ls";
237 nvidia,pull = <2>; 237 nvidia,pull = <TEGRA_PIN_PULL_UP>;
238 }; 238 };
239 conf_ld0 { 239 conf_ld0 {
240 nvidia,pins = "ld0", "ld1", "ld2", "ld3", "ld4", 240 nvidia,pins = "ld0", "ld1", "ld2", "ld3", "ld4",
@@ -244,17 +244,17 @@
244 "lhp1", "lhp2", "lhs", "lm0", "lpp", 244 "lhp1", "lhp2", "lhs", "lm0", "lpp",
245 "lpw0", "lpw2", "lsc0", "lspi", "lvp1", 245 "lpw0", "lpw2", "lsc0", "lspi", "lvp1",
246 "lvs", "sdb"; 246 "lvs", "sdb";
247 nvidia,tristate = <0>; 247 nvidia,tristate = <TEGRA_PIN_DISABLE>;
248 }; 248 };
249 conf_ld17_0 { 249 conf_ld17_0 {
250 nvidia,pins = "ld17_0", "ld19_18", "ld21_20", 250 nvidia,pins = "ld17_0", "ld19_18", "ld21_20",
251 "ld23_22"; 251 "ld23_22";
252 nvidia,pull = <1>; 252 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
253 }; 253 };
254 conf_spif { 254 conf_spif {
255 nvidia,pins = "spif"; 255 nvidia,pins = "spif";
256 nvidia,pull = <1>; 256 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
257 nvidia,tristate = <0>; 257 nvidia,tristate = <TEGRA_PIN_DISABLE>;
258 }; 258 };
259 }; 259 };
260 }; 260 };
diff --git a/arch/arm/boot/dts/tegra20-ventana.dts b/arch/arm/boot/dts/tegra20-ventana.dts
index 323ad642036e..0d83062b9be4 100644
--- a/arch/arm/boot/dts/tegra20-ventana.dts
+++ b/arch/arm/boot/dts/tegra20-ventana.dts
@@ -190,50 +190,50 @@
190 "irtx", "pta", "rm", "sdc", "sdd", 190 "irtx", "pta", "rm", "sdc", "sdd",
191 "slxc", "slxd", "slxk", "spdi", "spdo", 191 "slxc", "slxd", "slxk", "spdi", "spdo",
192 "uac", "uad", "uca", "ucb", "uda"; 192 "uac", "uad", "uca", "ucb", "uda";
193 nvidia,pull = <0>; 193 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
194 nvidia,tristate = <0>; 194 nvidia,tristate = <TEGRA_PIN_DISABLE>;
195 }; 195 };
196 conf_ate { 196 conf_ate {
197 nvidia,pins = "ate", "csus", "dap3", "gmd", 197 nvidia,pins = "ate", "csus", "dap3", "gmd",
198 "gpv", "owc", "spia", "spib", "spic", 198 "gpv", "owc", "spia", "spib", "spic",
199 "spid", "spie", "spig"; 199 "spid", "spie", "spig";
200 nvidia,pull = <0>; 200 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
201 nvidia,tristate = <1>; 201 nvidia,tristate = <TEGRA_PIN_ENABLE>;
202 }; 202 };
203 conf_ck32 { 203 conf_ck32 {
204 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb", 204 nvidia,pins = "ck32", "ddrc", "pmca", "pmcb",
205 "pmcc", "pmcd", "pmce", "xm2c", "xm2d"; 205 "pmcc", "pmcd", "pmce", "xm2c", "xm2d";
206 nvidia,pull = <0>; 206 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
207 }; 207 };
208 conf_crtp { 208 conf_crtp {
209 nvidia,pins = "crtp", "gmb", "slxa", "spih"; 209 nvidia,pins = "crtp", "gmb", "slxa", "spih";
210 nvidia,pull = <2>; 210 nvidia,pull = <TEGRA_PIN_PULL_UP>;
211 nvidia,tristate = <1>; 211 nvidia,tristate = <TEGRA_PIN_ENABLE>;
212 }; 212 };
213 conf_dta { 213 conf_dta {
214 nvidia,pins = "dta", "dtb", "dtc", "dtd"; 214 nvidia,pins = "dta", "dtb", "dtc", "dtd";
215 nvidia,pull = <1>; 215 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
216 nvidia,tristate = <0>; 216 nvidia,tristate = <TEGRA_PIN_DISABLE>;
217 }; 217 };
218 conf_dte { 218 conf_dte {
219 nvidia,pins = "dte", "spif"; 219 nvidia,pins = "dte", "spif";
220 nvidia,pull = <1>; 220 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
221 nvidia,tristate = <1>; 221 nvidia,tristate = <TEGRA_PIN_ENABLE>;
222 }; 222 };
223 conf_hdint { 223 conf_hdint {
224 nvidia,pins = "hdint", "lcsn", "ldc", "lm1", 224 nvidia,pins = "hdint", "lcsn", "ldc", "lm1",
225 "lpw1", "lsck", "lsda", "lsdi", "lvp0"; 225 "lpw1", "lsck", "lsda", "lsdi", "lvp0";
226 nvidia,tristate = <1>; 226 nvidia,tristate = <TEGRA_PIN_ENABLE>;
227 }; 227 };
228 conf_kbca { 228 conf_kbca {
229 nvidia,pins = "kbca", "kbcb", "kbcc", "kbcd", 229 nvidia,pins = "kbca", "kbcb", "kbcc", "kbcd",
230 "kbce", "kbcf", "sdio1", "uaa", "uab"; 230 "kbce", "kbcf", "sdio1", "uaa", "uab";
231 nvidia,pull = <2>; 231 nvidia,pull = <TEGRA_PIN_PULL_UP>;
232 nvidia,tristate = <0>; 232 nvidia,tristate = <TEGRA_PIN_DISABLE>;
233 }; 233 };
234 conf_lc { 234 conf_lc {
235 nvidia,pins = "lc", "ls"; 235 nvidia,pins = "lc", "ls";
236 nvidia,pull = <2>; 236 nvidia,pull = <TEGRA_PIN_PULL_UP>;
237 }; 237 };
238 conf_ld0 { 238 conf_ld0 {
239 nvidia,pins = "ld0", "ld1", "ld2", "ld3", "ld4", 239 nvidia,pins = "ld0", "ld1", "ld2", "ld3", "ld4",
@@ -243,22 +243,22 @@
243 "lhp1", "lhp2", "lhs", "lm0", "lpp", 243 "lhp1", "lhp2", "lhs", "lm0", "lpp",
244 "lpw0", "lpw2", "lsc0", "lsc1", "lspi", 244 "lpw0", "lpw2", "lsc0", "lsc1", "lspi",
245 "lvp1", "lvs", "pmc", "sdb"; 245 "lvp1", "lvs", "pmc", "sdb";
246 nvidia,tristate = <0>; 246 nvidia,tristate = <TEGRA_PIN_DISABLE>;
247 }; 247 };
248 conf_ld17_0 { 248 conf_ld17_0 {
249 nvidia,pins = "ld17_0", "ld19_18", "ld21_20", 249 nvidia,pins = "ld17_0", "ld19_18", "ld21_20",
250 "ld23_22"; 250 "ld23_22";
251 nvidia,pull = <1>; 251 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
252 }; 252 };
253 drive_sdio1 { 253 drive_sdio1 {
254 nvidia,pins = "drive_sdio1"; 254 nvidia,pins = "drive_sdio1";
255 nvidia,high-speed-mode = <0>; 255 nvidia,high-speed-mode = <TEGRA_PIN_DISABLE>;
256 nvidia,schmitt = <1>; 256 nvidia,schmitt = <TEGRA_PIN_ENABLE>;
257 nvidia,low-power-mode = <3>; 257 nvidia,low-power-mode = <TEGRA_PIN_LP_DRIVE_DIV_1>;
258 nvidia,pull-down-strength = <31>; 258 nvidia,pull-down-strength = <31>;
259 nvidia,pull-up-strength = <31>; 259 nvidia,pull-up-strength = <31>;
260 nvidia,slew-rate-rising = <3>; 260 nvidia,slew-rate-rising = <TEGRA_PIN_SLEW_RATE_SLOWEST>;
261 nvidia,slew-rate-falling = <3>; 261 nvidia,slew-rate-falling = <TEGRA_PIN_SLEW_RATE_SLOWEST>;
262 }; 262 };
263 }; 263 };
264 264
diff --git a/arch/arm/boot/dts/tegra20-whistler.dts b/arch/arm/boot/dts/tegra20-whistler.dts
index 00ba97a916f8..813b04ef8717 100644
--- a/arch/arm/boot/dts/tegra20-whistler.dts
+++ b/arch/arm/boot/dts/tegra20-whistler.dts
@@ -190,8 +190,8 @@
190 "kbcf", "sdc", "sdd", "spie", "spig", 190 "kbcf", "sdc", "sdd", "spie", "spig",
191 "spih", "uaa", "uab", "uad", "uca", 191 "spih", "uaa", "uab", "uad", "uca",
192 "ucb"; 192 "ucb";
193 nvidia,pull = <2>; 193 nvidia,pull = <TEGRA_PIN_PULL_UP>;
194 nvidia,tristate = <0>; 194 nvidia,tristate = <TEGRA_PIN_DISABLE>;
195 }; 195 };
196 conf_atd { 196 conf_atd {
197 nvidia,pins = "atd", "ate", "cdev1", "csus", 197 nvidia,pins = "atd", "ate", "cdev1", "csus",
@@ -199,54 +199,54 @@
199 "dtf", "gpu", "gpu7", "gpv", "i2cp", 199 "dtf", "gpu", "gpu7", "gpv", "i2cp",
200 "rm", "sdio1", "slxa", "slxc", "slxd", 200 "rm", "sdio1", "slxa", "slxc", "slxd",
201 "slxk", "spdi", "spdo", "uac", "uda"; 201 "slxk", "spdi", "spdo", "uac", "uda";
202 nvidia,pull = <0>; 202 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
203 nvidia,tristate = <0>; 203 nvidia,tristate = <TEGRA_PIN_DISABLE>;
204 }; 204 };
205 conf_cdev2 { 205 conf_cdev2 {
206 nvidia,pins = "cdev2", "spia", "spib"; 206 nvidia,pins = "cdev2", "spia", "spib";
207 nvidia,pull = <1>; 207 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
208 nvidia,tristate = <1>; 208 nvidia,tristate = <TEGRA_PIN_ENABLE>;
209 }; 209 };
210 conf_ck32 { 210 conf_ck32 {
211 nvidia,pins = "ck32", "ddrc", "lc", "pmca", 211 nvidia,pins = "ck32", "ddrc", "lc", "pmca",
212 "pmcb", "pmcc", "pmcd", "xm2c", 212 "pmcb", "pmcc", "pmcd", "xm2c",
213 "xm2d"; 213 "xm2d";
214 nvidia,pull = <0>; 214 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
215 }; 215 };
216 conf_crtp { 216 conf_crtp {
217 nvidia,pins = "crtp"; 217 nvidia,pins = "crtp";
218 nvidia,pull = <0>; 218 nvidia,pull = <TEGRA_PIN_PULL_NONE>;
219 nvidia,tristate = <1>; 219 nvidia,tristate = <TEGRA_PIN_ENABLE>;
220 }; 220 };
221 conf_dta { 221 conf_dta {
222 nvidia,pins = "dta", "dtb", "dtc", "dtd", 222 nvidia,pins = "dta", "dtb", "dtc", "dtd",
223 "spid", "spif"; 223 "spid", "spif";
224 nvidia,pull = <1>; 224 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
225 nvidia,tristate = <0>; 225 nvidia,tristate = <TEGRA_PIN_DISABLE>;
226 }; 226 };
227 conf_gme { 227 conf_gme {
228 nvidia,pins = "gme", "owc", "pta", "spic"; 228 nvidia,pins = "gme", "owc", "pta", "spic";
229 nvidia,pull = <2>; 229 nvidia,pull = <TEGRA_PIN_PULL_UP>;
230 nvidia,tristate = <1>; 230 nvidia,tristate = <TEGRA_PIN_ENABLE>;
231 }; 231 };
232 conf_ld17_0 { 232 conf_ld17_0 {
233 nvidia,pins = "ld17_0", "ld19_18", "ld21_20", 233 nvidia,pins = "ld17_0", "ld19_18", "ld21_20",
234 "ld23_22"; 234 "ld23_22";
235 nvidia,pull = <1>; 235 nvidia,pull = <TEGRA_PIN_PULL_DOWN>;
236 }; 236 };
237 conf_ls { 237 conf_ls {
238 nvidia,pins = "ls", "pmce"; 238 nvidia,pins = "ls", "pmce";
239 nvidia,pull = <2>; 239 nvidia,pull = <TEGRA_PIN_PULL_UP>;
240 }; 240 };
241 drive_dap1 { 241 drive_dap1 {
242 nvidia,pins = "drive_dap1"; 242 nvidia,pins = "drive_dap1";
243 nvidia,high-speed-mode = <0>; 243 nvidia,high-speed-mode = <TEGRA_PIN_DISABLE>;
244 nvidia,schmitt = <1>; 244 nvidia,schmitt = <TEGRA_PIN_ENABLE>;
245 nvidia,low-power-mode = <0>; 245 nvidia,low-power-mode = <TEGRA_PIN_LP_DRIVE_DIV_8>;
246 nvidia,pull-down-strength = <0>; 246 nvidia,pull-down-strength = <0>;
247 nvidia,pull-up-strength = <0>; 247 nvidia,pull-up-strength = <0>;
248 nvidia,slew-rate-rising = <0>; 248 nvidia,slew-rate-rising = <TEGRA_PIN_SLEW_RATE_FASTEST>;
249 nvidia,slew-rate-falling = <0>; 249 nvidia,slew-rate-falling = <TEGRA_PIN_SLEW_RATE_FASTEST>;
250 }; 250 };
251 }; 251 };
252 }; 252 };
diff --git a/arch/arm/boot/dts/tegra20.dtsi b/arch/arm/boot/dts/tegra20.dtsi
index 648c494e927f..480ecda3416b 100644
--- a/arch/arm/boot/dts/tegra20.dtsi
+++ b/arch/arm/boot/dts/tegra20.dtsi
@@ -1,5 +1,6 @@
1#include <dt-bindings/clock/tegra20-car.h> 1#include <dt-bindings/clock/tegra20-car.h>
2#include <dt-bindings/gpio/tegra-gpio.h> 2#include <dt-bindings/gpio/tegra-gpio.h>
3#include <dt-bindings/pinctrl/pinctrl-tegra.h>
3#include <dt-bindings/interrupt-controller/arm-gic.h> 4#include <dt-bindings/interrupt-controller/arm-gic.h>
4 5
5#include "skeleton.dtsi" 6#include "skeleton.dtsi"
generated by cgit v1.2.2 (git 2.25.0) at 2025-01-14 23:21:57 -0500