aboutsummaryrefslogtreecommitdiffstats
path: root/include/linux
diff options
context:
space:
mode:
Diffstat (limited to 'include/linux')
-rw-r--r--include/linux/mfd/wm8994/registers.h115
1 files changed, 115 insertions, 0 deletions
diff --git a/include/linux/mfd/wm8994/registers.h b/include/linux/mfd/wm8994/registers.h
index 3eb70a4e7681..423b2b5c94ea 100644
--- a/include/linux/mfd/wm8994/registers.h
+++ b/include/linux/mfd/wm8994/registers.h
@@ -246,6 +246,15 @@
246#define WM8994_INTERRUPT_STATUS_2_MASK 0x739 246#define WM8994_INTERRUPT_STATUS_2_MASK 0x739
247#define WM8994_INTERRUPT_CONTROL 0x740 247#define WM8994_INTERRUPT_CONTROL 0x740
248#define WM8994_IRQ_DEBOUNCE 0x748 248#define WM8994_IRQ_DEBOUNCE 0x748
249#define WM8958_DSP2_PROGRAM 0x900
250#define WM8958_DSP2_CONFIG 0x901
251#define WM8958_DSP2_MAGICNUM 0xA00
252#define WM8958_DSP2_RELEASEYEAR 0xA01
253#define WM8958_DSP2_RELEASEMONTHDAY 0xA02
254#define WM8958_DSP2_RELEASETIME 0xA03
255#define WM8958_DSP2_VERMAJMIN 0xA04
256#define WM8958_DSP2_VERBUILD 0xA05
257#define WM8958_DSP2_EXECCONTROL 0xA0D
249#define WM8994_WRITE_SEQUENCER_0 0x3000 258#define WM8994_WRITE_SEQUENCER_0 0x3000
250#define WM8994_WRITE_SEQUENCER_1 0x3001 259#define WM8994_WRITE_SEQUENCER_1 0x3001
251#define WM8994_WRITE_SEQUENCER_2 0x3002 260#define WM8994_WRITE_SEQUENCER_2 0x3002
@@ -2079,6 +2088,14 @@
2079/* 2088/*
2080 * R520 (0x208) - Clocking (1) 2089 * R520 (0x208) - Clocking (1)
2081 */ 2090 */
2091#define WM8958_DSP2CLK_ENA 0x4000 /* DSP2CLK_ENA */
2092#define WM8958_DSP2CLK_ENA_MASK 0x4000 /* DSP2CLK_ENA */
2093#define WM8958_DSP2CLK_ENA_SHIFT 14 /* DSP2CLK_ENA */
2094#define WM8958_DSP2CLK_ENA_WIDTH 1 /* DSP2CLK_ENA */
2095#define WM8958_DSP2CLK_SRC 0x1000 /* DSP2CLK_SRC */
2096#define WM8958_DSP2CLK_SRC_MASK 0x1000 /* DSP2CLK_SRC */
2097#define WM8958_DSP2CLK_SRC_SHIFT 12 /* DSP2CLK_SRC */
2098#define WM8958_DSP2CLK_SRC_WIDTH 1 /* DSP2CLK_SRC */
2082#define WM8994_TOCLK_ENA 0x0010 /* TOCLK_ENA */ 2099#define WM8994_TOCLK_ENA 0x0010 /* TOCLK_ENA */
2083#define WM8994_TOCLK_ENA_MASK 0x0010 /* TOCLK_ENA */ 2100#define WM8994_TOCLK_ENA_MASK 0x0010 /* TOCLK_ENA */
2084#define WM8994_TOCLK_ENA_SHIFT 4 /* TOCLK_ENA */ 2101#define WM8994_TOCLK_ENA_SHIFT 4 /* TOCLK_ENA */
@@ -4356,4 +4373,102 @@
4356#define WM8994_TEMP_SHUT_DB_SHIFT 0 /* TEMP_SHUT_DB */ 4373#define WM8994_TEMP_SHUT_DB_SHIFT 0 /* TEMP_SHUT_DB */
4357#define WM8994_TEMP_SHUT_DB_WIDTH 1 /* TEMP_SHUT_DB */ 4374#define WM8994_TEMP_SHUT_DB_WIDTH 1 /* TEMP_SHUT_DB */
4358 4375
4376/*
4377 * R2304 (0x900) - DSP2_Program
4378 */
4379#define WM8958_DSP2_ENA 0x0001 /* DSP2_ENA */
4380#define WM8958_DSP2_ENA_MASK 0x0001 /* DSP2_ENA */
4381#define WM8958_DSP2_ENA_SHIFT 0 /* DSP2_ENA */
4382#define WM8958_DSP2_ENA_WIDTH 1 /* DSP2_ENA */
4383
4384/*
4385 * R2305 (0x901) - DSP2_Config
4386 */
4387#define WM8958_MBC_SEL_MASK 0x0030 /* MBC_SEL - [5:4] */
4388#define WM8958_MBC_SEL_SHIFT 4 /* MBC_SEL - [5:4] */
4389#define WM8958_MBC_SEL_WIDTH 2 /* MBC_SEL - [5:4] */
4390#define WM8958_MBC_ENA 0x0001 /* MBC_ENA */
4391#define WM8958_MBC_ENA_MASK 0x0001 /* MBC_ENA */
4392#define WM8958_MBC_ENA_SHIFT 0 /* MBC_ENA */
4393#define WM8958_MBC_ENA_WIDTH 1 /* MBC_ENA */
4394
4395/*
4396 * R2560 (0xA00) - DSP2_MagicNum
4397 */
4398#define WM8958_DSP2_MAGIC_NUM_MASK 0xFFFF /* DSP2_MAGIC_NUM - [15:0] */
4399#define WM8958_DSP2_MAGIC_NUM_SHIFT 0 /* DSP2_MAGIC_NUM - [15:0] */
4400#define WM8958_DSP2_MAGIC_NUM_WIDTH 16 /* DSP2_MAGIC_NUM - [15:0] */
4401
4402/*
4403 * R2561 (0xA01) - DSP2_ReleaseYear
4404 */
4405#define WM8958_DSP2_RELEASE_YEAR_MASK 0xFFFF /* DSP2_RELEASE_YEAR - [15:0] */
4406#define WM8958_DSP2_RELEASE_YEAR_SHIFT 0 /* DSP2_RELEASE_YEAR - [15:0] */
4407#define WM8958_DSP2_RELEASE_YEAR_WIDTH 16 /* DSP2_RELEASE_YEAR - [15:0] */
4408
4409/*
4410 * R2562 (0xA02) - DSP2_ReleaseMonthDay
4411 */
4412#define WM8958_DSP2_RELEASE_MONTH_MASK 0xFF00 /* DSP2_RELEASE_MONTH - [15:8] */
4413#define WM8958_DSP2_RELEASE_MONTH_SHIFT 8 /* DSP2_RELEASE_MONTH - [15:8] */
4414#define WM8958_DSP2_RELEASE_MONTH_WIDTH 8 /* DSP2_RELEASE_MONTH - [15:8] */
4415#define WM8958_DSP2_RELEASE_DAY_MASK 0x00FF /* DSP2_RELEASE_DAY - [7:0] */
4416#define WM8958_DSP2_RELEASE_DAY_SHIFT 0 /* DSP2_RELEASE_DAY - [7:0] */
4417#define WM8958_DSP2_RELEASE_DAY_WIDTH 8 /* DSP2_RELEASE_DAY - [7:0] */
4418
4419/*
4420 * R2563 (0xA03) - DSP2_ReleaseTime
4421 */
4422#define WM8958_DSP2_RELEASE_HOURS_MASK 0xFF00 /* DSP2_RELEASE_HOURS - [15:8] */
4423#define WM8958_DSP2_RELEASE_HOURS_SHIFT 8 /* DSP2_RELEASE_HOURS - [15:8] */
4424#define WM8958_DSP2_RELEASE_HOURS_WIDTH 8 /* DSP2_RELEASE_HOURS - [15:8] */
4425#define WM8958_DSP2_RELEASE_MINS_MASK 0x00FF /* DSP2_RELEASE_MINS - [7:0] */
4426#define WM8958_DSP2_RELEASE_MINS_SHIFT 0 /* DSP2_RELEASE_MINS - [7:0] */
4427#define WM8958_DSP2_RELEASE_MINS_WIDTH 8 /* DSP2_RELEASE_MINS - [7:0] */
4428
4429/*
4430 * R2564 (0xA04) - DSP2_VerMajMin
4431 */
4432#define WM8958_DSP2_MAJOR_VER_MASK 0xFF00 /* DSP2_MAJOR_VER - [15:8] */
4433#define WM8958_DSP2_MAJOR_VER_SHIFT 8 /* DSP2_MAJOR_VER - [15:8] */
4434#define WM8958_DSP2_MAJOR_VER_WIDTH 8 /* DSP2_MAJOR_VER - [15:8] */
4435#define WM8958_DSP2_MINOR_VER_MASK 0x00FF /* DSP2_MINOR_VER - [7:0] */
4436#define WM8958_DSP2_MINOR_VER_SHIFT 0 /* DSP2_MINOR_VER - [7:0] */
4437#define WM8958_DSP2_MINOR_VER_WIDTH 8 /* DSP2_MINOR_VER - [7:0] */
4438
4439/*
4440 * R2565 (0xA05) - DSP2_VerBuild
4441 */
4442#define WM8958_DSP2_BUILD_VER_MASK 0xFFFF /* DSP2_BUILD_VER - [15:0] */
4443#define WM8958_DSP2_BUILD_VER_SHIFT 0 /* DSP2_BUILD_VER - [15:0] */
4444#define WM8958_DSP2_BUILD_VER_WIDTH 16 /* DSP2_BUILD_VER - [15:0] */
4445
4446/*
4447 * R2573 (0xA0D) - DSP2_ExecControl
4448 */
4449#define WM8958_DSP2_STOPC 0x0020 /* DSP2_STOPC */
4450#define WM8958_DSP2_STOPC_MASK 0x0020 /* DSP2_STOPC */
4451#define WM8958_DSP2_STOPC_SHIFT 5 /* DSP2_STOPC */
4452#define WM8958_DSP2_STOPC_WIDTH 1 /* DSP2_STOPC */
4453#define WM8958_DSP2_STOPS 0x0010 /* DSP2_STOPS */
4454#define WM8958_DSP2_STOPS_MASK 0x0010 /* DSP2_STOPS */
4455#define WM8958_DSP2_STOPS_SHIFT 4 /* DSP2_STOPS */
4456#define WM8958_DSP2_STOPS_WIDTH 1 /* DSP2_STOPS */
4457#define WM8958_DSP2_STOPI 0x0008 /* DSP2_STOPI */
4458#define WM8958_DSP2_STOPI_MASK 0x0008 /* DSP2_STOPI */
4459#define WM8958_DSP2_STOPI_SHIFT 3 /* DSP2_STOPI */
4460#define WM8958_DSP2_STOPI_WIDTH 1 /* DSP2_STOPI */
4461#define WM8958_DSP2_STOP 0x0004 /* DSP2_STOP */
4462#define WM8958_DSP2_STOP_MASK 0x0004 /* DSP2_STOP */
4463#define WM8958_DSP2_STOP_SHIFT 2 /* DSP2_STOP */
4464#define WM8958_DSP2_STOP_WIDTH 1 /* DSP2_STOP */
4465#define WM8958_DSP2_RUNR 0x0002 /* DSP2_RUNR */
4466#define WM8958_DSP2_RUNR_MASK 0x0002 /* DSP2_RUNR */
4467#define WM8958_DSP2_RUNR_SHIFT 1 /* DSP2_RUNR */
4468#define WM8958_DSP2_RUNR_WIDTH 1 /* DSP2_RUNR */
4469#define WM8958_DSP2_RUN 0x0001 /* DSP2_RUN */
4470#define WM8958_DSP2_RUN_MASK 0x0001 /* DSP2_RUN */
4471#define WM8958_DSP2_RUN_SHIFT 0 /* DSP2_RUN */
4472#define WM8958_DSP2_RUN_WIDTH 1 /* DSP2_RUN */
4473
4359#endif 4474#endif