diff options
Diffstat (limited to 'drivers/pci/host/pci-exynos.c')
-rw-r--r-- | drivers/pci/host/pci-exynos.c | 18 |
1 files changed, 5 insertions, 13 deletions
diff --git a/drivers/pci/host/pci-exynos.c b/drivers/pci/host/pci-exynos.c index c5d0ca384502..850c9f951a3f 100644 --- a/drivers/pci/host/pci-exynos.c +++ b/drivers/pci/host/pci-exynos.c | |||
@@ -312,7 +312,6 @@ static void exynos_pcie_assert_reset(struct pcie_port *pp) | |||
312 | if (exynos_pcie->reset_gpio >= 0) | 312 | if (exynos_pcie->reset_gpio >= 0) |
313 | devm_gpio_request_one(pp->dev, exynos_pcie->reset_gpio, | 313 | devm_gpio_request_one(pp->dev, exynos_pcie->reset_gpio, |
314 | GPIOF_OUT_INIT_HIGH, "RESET"); | 314 | GPIOF_OUT_INIT_HIGH, "RESET"); |
315 | return; | ||
316 | } | 315 | } |
317 | 316 | ||
318 | static int exynos_pcie_establish_link(struct pcie_port *pp) | 317 | static int exynos_pcie_establish_link(struct pcie_port *pp) |
@@ -388,7 +387,6 @@ static void exynos_pcie_clear_irq_pulse(struct pcie_port *pp) | |||
388 | 387 | ||
389 | val = exynos_elb_readl(exynos_pcie, PCIE_IRQ_PULSE); | 388 | val = exynos_elb_readl(exynos_pcie, PCIE_IRQ_PULSE); |
390 | exynos_elb_writel(exynos_pcie, val, PCIE_IRQ_PULSE); | 389 | exynos_elb_writel(exynos_pcie, val, PCIE_IRQ_PULSE); |
391 | return; | ||
392 | } | 390 | } |
393 | 391 | ||
394 | static void exynos_pcie_enable_irq_pulse(struct pcie_port *pp) | 392 | static void exynos_pcie_enable_irq_pulse(struct pcie_port *pp) |
@@ -400,7 +398,6 @@ static void exynos_pcie_enable_irq_pulse(struct pcie_port *pp) | |||
400 | val = IRQ_INTA_ASSERT | IRQ_INTB_ASSERT | | 398 | val = IRQ_INTA_ASSERT | IRQ_INTB_ASSERT | |
401 | IRQ_INTC_ASSERT | IRQ_INTD_ASSERT, | 399 | IRQ_INTC_ASSERT | IRQ_INTD_ASSERT, |
402 | exynos_elb_writel(exynos_pcie, val, PCIE_IRQ_EN_PULSE); | 400 | exynos_elb_writel(exynos_pcie, val, PCIE_IRQ_EN_PULSE); |
403 | return; | ||
404 | } | 401 | } |
405 | 402 | ||
406 | static irqreturn_t exynos_pcie_irq_handler(int irq, void *arg) | 403 | static irqreturn_t exynos_pcie_irq_handler(int irq, void *arg) |
@@ -429,7 +426,6 @@ static void exynos_pcie_msi_init(struct pcie_port *pp) | |||
429 | val = exynos_elb_readl(exynos_pcie, PCIE_IRQ_EN_LEVEL); | 426 | val = exynos_elb_readl(exynos_pcie, PCIE_IRQ_EN_LEVEL); |
430 | val |= IRQ_MSI_ENABLE; | 427 | val |= IRQ_MSI_ENABLE; |
431 | exynos_elb_writel(exynos_pcie, val, PCIE_IRQ_EN_LEVEL); | 428 | exynos_elb_writel(exynos_pcie, val, PCIE_IRQ_EN_LEVEL); |
432 | return; | ||
433 | } | 429 | } |
434 | 430 | ||
435 | static void exynos_pcie_enable_interrupts(struct pcie_port *pp) | 431 | static void exynos_pcie_enable_interrupts(struct pcie_port *pp) |
@@ -438,8 +434,6 @@ static void exynos_pcie_enable_interrupts(struct pcie_port *pp) | |||
438 | 434 | ||
439 | if (IS_ENABLED(CONFIG_PCI_MSI)) | 435 | if (IS_ENABLED(CONFIG_PCI_MSI)) |
440 | exynos_pcie_msi_init(pp); | 436 | exynos_pcie_msi_init(pp); |
441 | |||
442 | return; | ||
443 | } | 437 | } |
444 | 438 | ||
445 | static inline void exynos_pcie_readl_rc(struct pcie_port *pp, | 439 | static inline void exynos_pcie_readl_rc(struct pcie_port *pp, |
@@ -448,7 +442,6 @@ static inline void exynos_pcie_readl_rc(struct pcie_port *pp, | |||
448 | exynos_pcie_sideband_dbi_r_mode(pp, true); | 442 | exynos_pcie_sideband_dbi_r_mode(pp, true); |
449 | *val = readl(dbi_base); | 443 | *val = readl(dbi_base); |
450 | exynos_pcie_sideband_dbi_r_mode(pp, false); | 444 | exynos_pcie_sideband_dbi_r_mode(pp, false); |
451 | return; | ||
452 | } | 445 | } |
453 | 446 | ||
454 | static inline void exynos_pcie_writel_rc(struct pcie_port *pp, | 447 | static inline void exynos_pcie_writel_rc(struct pcie_port *pp, |
@@ -457,7 +450,6 @@ static inline void exynos_pcie_writel_rc(struct pcie_port *pp, | |||
457 | exynos_pcie_sideband_dbi_w_mode(pp, true); | 450 | exynos_pcie_sideband_dbi_w_mode(pp, true); |
458 | writel(val, dbi_base); | 451 | writel(val, dbi_base); |
459 | exynos_pcie_sideband_dbi_w_mode(pp, false); | 452 | exynos_pcie_sideband_dbi_w_mode(pp, false); |
460 | return; | ||
461 | } | 453 | } |
462 | 454 | ||
463 | static int exynos_pcie_rd_own_conf(struct pcie_port *pp, int where, int size, | 455 | static int exynos_pcie_rd_own_conf(struct pcie_port *pp, int where, int size, |
@@ -509,8 +501,8 @@ static struct pcie_host_ops exynos_pcie_host_ops = { | |||
509 | .host_init = exynos_pcie_host_init, | 501 | .host_init = exynos_pcie_host_init, |
510 | }; | 502 | }; |
511 | 503 | ||
512 | static int __init add_pcie_port(struct pcie_port *pp, | 504 | static int __init exynos_add_pcie_port(struct pcie_port *pp, |
513 | struct platform_device *pdev) | 505 | struct platform_device *pdev) |
514 | { | 506 | { |
515 | int ret; | 507 | int ret; |
516 | 508 | ||
@@ -615,7 +607,7 @@ static int __init exynos_pcie_probe(struct platform_device *pdev) | |||
615 | goto fail_bus_clk; | 607 | goto fail_bus_clk; |
616 | } | 608 | } |
617 | 609 | ||
618 | ret = add_pcie_port(pp, pdev); | 610 | ret = exynos_add_pcie_port(pp, pdev); |
619 | if (ret < 0) | 611 | if (ret < 0) |
620 | goto fail_bus_clk; | 612 | goto fail_bus_clk; |
621 | 613 | ||
@@ -656,11 +648,11 @@ static struct platform_driver exynos_pcie_driver = { | |||
656 | 648 | ||
657 | /* Exynos PCIe driver does not allow module unload */ | 649 | /* Exynos PCIe driver does not allow module unload */ |
658 | 650 | ||
659 | static int __init pcie_init(void) | 651 | static int __init exynos_pcie_init(void) |
660 | { | 652 | { |
661 | return platform_driver_probe(&exynos_pcie_driver, exynos_pcie_probe); | 653 | return platform_driver_probe(&exynos_pcie_driver, exynos_pcie_probe); |
662 | } | 654 | } |
663 | subsys_initcall(pcie_init); | 655 | subsys_initcall(exynos_pcie_init); |
664 | 656 | ||
665 | MODULE_AUTHOR("Jingoo Han <jg1.han@samsung.com>"); | 657 | MODULE_AUTHOR("Jingoo Han <jg1.han@samsung.com>"); |
666 | MODULE_DESCRIPTION("Samsung PCIe host controller driver"); | 658 | MODULE_DESCRIPTION("Samsung PCIe host controller driver"); |