1 files changed, 1 insertions, 66 deletions
diff --git a/arch/m68k/include/asm/m528xsim.h b/arch/m68k/include/asm/m528xsim.h
index e2ad1f42b657..891cbedad972 100644
--- a/arch/m68k/include/asm/m528xsim.h
+++ b/arch/m68k/include/asm/m528xsim.h
@@ -29,6 +29,7 @@
 #define MCFINT_VECBASE          64              /* Vector base number */
 #define MCFINT_UART0            13              /* Interrupt number for UART0 */
+#define MCFINT_QSPI             18              /* Interrupt number for QSPI */
 #define MCFINT_PIT1             55              /* Interrupt number for PIT1 */
 /*
@@ -249,70 +250,4 @@
 #define MCF5282_I2C_I2SR_RXAK   (0x01)  // received acknowledge
-/*********************************************************************
-*
-* Queued Serial Peripheral Interface (QSPI) Module
-*
-*********************************************************************/
-/* Derek - 21 Feb 2005 */
-/* change to the format used in I2C */
-/* Read/Write access macros for general use */
-#define MCF5282_QSPI_QMR        MCF_IPSBAR + 0x0340
-#define MCF5282_QSPI_QDLYR      MCF_IPSBAR + 0x0344
-#define MCF5282_QSPI_QWR        MCF_IPSBAR + 0x0348
-#define MCF5282_QSPI_QIR        MCF_IPSBAR + 0x034C
-#define MCF5282_QSPI_QAR        MCF_IPSBAR + 0x0350
-#define MCF5282_QSPI_QDR        MCF_IPSBAR + 0x0354
-#define MCF5282_QSPI_QCR        MCF_IPSBAR + 0x0354
-/* Bit level definitions and macros */
-#define MCF5282_QSPI_QMR_MSTR                           (0x8000)
-#define MCF5282_QSPI_QMR_DOHIE                          (0x4000)
-#define MCF5282_QSPI_QMR_BITS_16                        (0x0000)
-#define MCF5282_QSPI_QMR_BITS_8                         (0x2000)
-#define MCF5282_QSPI_QMR_BITS_9                         (0x2400)
-#define MCF5282_QSPI_QMR_BITS_10                        (0x2800)
-#define MCF5282_QSPI_QMR_BITS_11                        (0x2C00)
-#define MCF5282_QSPI_QMR_BITS_12                        (0x3000)
-#define MCF5282_QSPI_QMR_BITS_13                        (0x3400)
-#define MCF5282_QSPI_QMR_BITS_14                        (0x3800)
-#define MCF5282_QSPI_QMR_BITS_15                        (0x3C00)
-#define MCF5282_QSPI_QMR_CPOL                           (0x0200)
-#define MCF5282_QSPI_QMR_CPHA                           (0x0100)
-#define MCF5282_QSPI_QMR_BAUD(x)                        (((x)&0x00FF))
-#define MCF5282_QSPI_QDLYR_SPE                          (0x80)
-#define MCF5282_QSPI_QDLYR_QCD(x)                       (((x)&0x007F)<<8)
-#define MCF5282_QSPI_QDLYR_DTL(x)                       (((x)&0x00FF))
-#define MCF5282_QSPI_QWR_HALT                           (0x8000)
-#define MCF5282_QSPI_QWR_WREN                           (0x4000)
-#define MCF5282_QSPI_QWR_WRTO                           (0x2000)
-#define MCF5282_QSPI_QWR_CSIV                           (0x1000)
-#define MCF5282_QSPI_QWR_ENDQP(x)                       (((x)&0x000F)<<8)
-#define MCF5282_QSPI_QWR_CPTQP(x)                       (((x)&0x000F)<<4)
-#define MCF5282_QSPI_QWR_NEWQP(x)                       (((x)&0x000F))
-#define MCF5282_QSPI_QIR_WCEFB                          (0x8000)
-#define MCF5282_QSPI_QIR_ABRTB                          (0x4000)
-#define MCF5282_QSPI_QIR_ABRTL                          (0x1000)
-#define MCF5282_QSPI_QIR_WCEFE                          (0x0800)
-#define MCF5282_QSPI_QIR_ABRTE                          (0x0400)
-#define MCF5282_QSPI_QIR_SPIFE                          (0x0100)
-#define MCF5282_QSPI_QIR_WCEF                           (0x0008)
-#define MCF5282_QSPI_QIR_ABRT                           (0x0004)
-#define MCF5282_QSPI_QIR_SPIF                           (0x0001)
-#define MCF5282_QSPI_QAR_ADDR(x)                        (((x)&0x003F))
-#define MCF5282_QSPI_QDR_COMMAND(x)                     (((x)&0xFF00))
-#define MCF5282_QSPI_QCR_DATA(x)                        (((x)&0x00FF)<<8)
-#define MCF5282_QSPI_QCR_CONT                           (0x8000)
-#define MCF5282_QSPI_QCR_BITSE                          (0x4000)
-#define MCF5282_QSPI_QCR_DT                             (0x2000)
-#define MCF5282_QSPI_QCR_DSCK                           (0x1000)
-#define MCF5282_QSPI_QCR_CS                             (((x)&0x000F)<<8)
-/****************************************************************************/
 #endif  /* m528xsim_h */

diff --git a/arch/m68k/include/asm/m528xsim.h b/arch/m68k/include/asm/m528xsim.h index e2ad1f42b657..891cbedad972 100644 --- a/arch/m68k/include/asm/m528xsim.h +++ b/arch/m68k/include/asm/m528xsim.h
@@ -29,6 +29,7 @@
29		29
30	#define MCFINT_VECBASE 64 /* Vector base number */	30	#define MCFINT_VECBASE 64 /* Vector base number */
31	#define MCFINT_UART0 13 /* Interrupt number for UART0 */	31	#define MCFINT_UART0 13 /* Interrupt number for UART0 */
		32	#define MCFINT_QSPI 18 /* Interrupt number for QSPI */
32	#define MCFINT_PIT1 55 /* Interrupt number for PIT1 */	33	#define MCFINT_PIT1 55 /* Interrupt number for PIT1 */
33		34
34	/*	35	/*
@@ -249,70 +250,4 @@
249	#define MCF5282_I2C_I2SR_RXAK (0x01) // received acknowledge	250	#define MCF5282_I2C_I2SR_RXAK (0x01) // received acknowledge
250		251
251		252
252
253	/*********************************************************************
254	*
255	* Queued Serial Peripheral Interface (QSPI) Module
256	*
257	*********************************************************************/
258	/* Derek - 21 Feb 2005 */
259	/* change to the format used in I2C */
260	/* Read/Write access macros for general use */
261	#define MCF5282_QSPI_QMR MCF_IPSBAR + 0x0340
262	#define MCF5282_QSPI_QDLYR MCF_IPSBAR + 0x0344
263	#define MCF5282_QSPI_QWR MCF_IPSBAR + 0x0348
264	#define MCF5282_QSPI_QIR MCF_IPSBAR + 0x034C
265	#define MCF5282_QSPI_QAR MCF_IPSBAR + 0x0350
266	#define MCF5282_QSPI_QDR MCF_IPSBAR + 0x0354
267	#define MCF5282_QSPI_QCR MCF_IPSBAR + 0x0354
268
269	/* Bit level definitions and macros */
270	#define MCF5282_QSPI_QMR_MSTR (0x8000)
271	#define MCF5282_QSPI_QMR_DOHIE (0x4000)
272	#define MCF5282_QSPI_QMR_BITS_16 (0x0000)
273	#define MCF5282_QSPI_QMR_BITS_8 (0x2000)
274	#define MCF5282_QSPI_QMR_BITS_9 (0x2400)
275	#define MCF5282_QSPI_QMR_BITS_10 (0x2800)
276	#define MCF5282_QSPI_QMR_BITS_11 (0x2C00)
277	#define MCF5282_QSPI_QMR_BITS_12 (0x3000)
278	#define MCF5282_QSPI_QMR_BITS_13 (0x3400)
279	#define MCF5282_QSPI_QMR_BITS_14 (0x3800)
280	#define MCF5282_QSPI_QMR_BITS_15 (0x3C00)
281	#define MCF5282_QSPI_QMR_CPOL (0x0200)
282	#define MCF5282_QSPI_QMR_CPHA (0x0100)
283	#define MCF5282_QSPI_QMR_BAUD(x) (((x)&0x00FF))
284
285	#define MCF5282_QSPI_QDLYR_SPE (0x80)
286	#define MCF5282_QSPI_QDLYR_QCD(x) (((x)&0x007F)<<8)
287	#define MCF5282_QSPI_QDLYR_DTL(x) (((x)&0x00FF))
288
289	#define MCF5282_QSPI_QWR_HALT (0x8000)
290	#define MCF5282_QSPI_QWR_WREN (0x4000)
291	#define MCF5282_QSPI_QWR_WRTO (0x2000)
292	#define MCF5282_QSPI_QWR_CSIV (0x1000)
293	#define MCF5282_QSPI_QWR_ENDQP(x) (((x)&0x000F)<<8)
294	#define MCF5282_QSPI_QWR_CPTQP(x) (((x)&0x000F)<<4)
295	#define MCF5282_QSPI_QWR_NEWQP(x) (((x)&0x000F))
296
297	#define MCF5282_QSPI_QIR_WCEFB (0x8000)
298	#define MCF5282_QSPI_QIR_ABRTB (0x4000)
299	#define MCF5282_QSPI_QIR_ABRTL (0x1000)
300	#define MCF5282_QSPI_QIR_WCEFE (0x0800)
301	#define MCF5282_QSPI_QIR_ABRTE (0x0400)
302	#define MCF5282_QSPI_QIR_SPIFE (0x0100)
303	#define MCF5282_QSPI_QIR_WCEF (0x0008)
304	#define MCF5282_QSPI_QIR_ABRT (0x0004)
305	#define MCF5282_QSPI_QIR_SPIF (0x0001)
306
307	#define MCF5282_QSPI_QAR_ADDR(x) (((x)&0x003F))
308
309	#define MCF5282_QSPI_QDR_COMMAND(x) (((x)&0xFF00))
310	#define MCF5282_QSPI_QCR_DATA(x) (((x)&0x00FF)<<8)
311	#define MCF5282_QSPI_QCR_CONT (0x8000)
312	#define MCF5282_QSPI_QCR_BITSE (0x4000)
313	#define MCF5282_QSPI_QCR_DT (0x2000)
314	#define MCF5282_QSPI_QCR_DSCK (0x1000)
315	#define MCF5282_QSPI_QCR_CS (((x)&0x000F)<<8)
316
317	/****************************************************************************/
318	#endif /* m528xsim_h */	253	#endif /* m528xsim_h */