aboutsummaryrefslogtreecommitdiffstats
path: root/drivers/clk/tegra/clk-id.h
diff options
context:
space:
mode:
authorPeter De Schrijver <pdeschrijver@nvidia.com>2013-10-14 11:52:25 -0400
committerPeter De Schrijver <pdeschrijver@nvidia.com>2013-11-26 11:46:53 -0500
commit6d11632db44169a7b12a98da4853a8e9c96c3c7c (patch)
tree7ba88b49a23be300b6505d78619ea2935ada85bb /drivers/clk/tegra/clk-id.h
parentb29f9e926442c35bd42ebd283aaed0de2c4f1477 (diff)
clk: tegra124: Add common clk IDs to clk-id.h
Tegra124 introduces a number of a new clocks. Introduce the corresponding the IDs for them. Signed-off-by: Peter De Schrijver <pdeschrijver@nvidia.com>
Diffstat (limited to 'drivers/clk/tegra/clk-id.h')
-rw-r--r--drivers/clk/tegra/clk-id.h22
1 files changed, 22 insertions, 0 deletions
diff --git a/drivers/clk/tegra/clk-id.h b/drivers/clk/tegra/clk-id.h
index 22e2e8e67b2f..cf0c323f2c36 100644
--- a/drivers/clk/tegra/clk-id.h
+++ b/drivers/clk/tegra/clk-id.h
@@ -7,8 +7,10 @@
7enum clk_id { 7enum clk_id {
8 tegra_clk_actmon, 8 tegra_clk_actmon,
9 tegra_clk_adx, 9 tegra_clk_adx,
10 tegra_clk_adx1,
10 tegra_clk_afi, 11 tegra_clk_afi,
11 tegra_clk_amx, 12 tegra_clk_amx,
13 tegra_clk_amx1,
12 tegra_clk_apbdma, 14 tegra_clk_apbdma,
13 tegra_clk_apbif, 15 tegra_clk_apbif,
14 tegra_clk_audio0, 16 tegra_clk_audio0,
@@ -35,6 +37,7 @@ enum clk_id {
35 tegra_clk_cilcd, 37 tegra_clk_cilcd,
36 tegra_clk_cile, 38 tegra_clk_cile,
37 tegra_clk_clk_32k, 39 tegra_clk_clk_32k,
40 tegra_clk_clk72Mhz,
38 tegra_clk_clk_m, 41 tegra_clk_clk_m,
39 tegra_clk_clk_m_div2, 42 tegra_clk_clk_m_div2,
40 tegra_clk_clk_m_div4, 43 tegra_clk_clk_m_div4,
@@ -44,6 +47,8 @@ enum clk_id {
44 tegra_clk_clk_out_2_mux, 47 tegra_clk_clk_out_2_mux,
45 tegra_clk_clk_out_3, 48 tegra_clk_clk_out_3,
46 tegra_clk_clk_out_3_mux, 49 tegra_clk_clk_out_3_mux,
50 tegra_clk_cml0,
51 tegra_clk_cml1,
47 tegra_clk_csi, 52 tegra_clk_csi,
48 tegra_clk_csite, 53 tegra_clk_csite,
49 tegra_clk_csus, 54 tegra_clk_csus,
@@ -58,6 +63,7 @@ enum clk_id {
58 tegra_clk_disp1, 63 tegra_clk_disp1,
59 tegra_clk_disp2, 64 tegra_clk_disp2,
60 tegra_clk_dp2, 65 tegra_clk_dp2,
66 tegra_clk_dpaux,
61 tegra_clk_dsia, 67 tegra_clk_dsia,
62 tegra_clk_dsialp, 68 tegra_clk_dsialp,
63 tegra_clk_dsia_mux, 69 tegra_clk_dsia_mux,
@@ -66,6 +72,7 @@ enum clk_id {
66 tegra_clk_dsib_mux, 72 tegra_clk_dsib_mux,
67 tegra_clk_dtv, 73 tegra_clk_dtv,
68 tegra_clk_emc, 74 tegra_clk_emc,
75 tegra_clk_entropy,
69 tegra_clk_epp, 76 tegra_clk_epp,
70 tegra_clk_epp_8, 77 tegra_clk_epp_8,
71 tegra_clk_extern1, 78 tegra_clk_extern1,
@@ -73,6 +80,7 @@ enum clk_id {
73 tegra_clk_extern3, 80 tegra_clk_extern3,
74 tegra_clk_fuse, 81 tegra_clk_fuse,
75 tegra_clk_fuse_burn, 82 tegra_clk_fuse_burn,
83 tegra_clk_gpu,
76 tegra_clk_gr2d, 84 tegra_clk_gr2d,
77 tegra_clk_gr2d_8, 85 tegra_clk_gr2d_8,
78 tegra_clk_gr3d, 86 tegra_clk_gr3d,
@@ -82,6 +90,7 @@ enum clk_id {
82 tegra_clk_hda2codec_2x, 90 tegra_clk_hda2codec_2x,
83 tegra_clk_hda2hdmi, 91 tegra_clk_hda2hdmi,
84 tegra_clk_hdmi, 92 tegra_clk_hdmi,
93 tegra_clk_hdmi_audio,
85 tegra_clk_host1x, 94 tegra_clk_host1x,
86 tegra_clk_host1x_8, 95 tegra_clk_host1x_8,
87 tegra_clk_i2c1, 96 tegra_clk_i2c1,
@@ -89,6 +98,7 @@ enum clk_id {
89 tegra_clk_i2c3, 98 tegra_clk_i2c3,
90 tegra_clk_i2c4, 99 tegra_clk_i2c4,
91 tegra_clk_i2c5, 100 tegra_clk_i2c5,
101 tegra_clk_i2c6,
92 tegra_clk_i2cslow, 102 tegra_clk_i2cslow,
93 tegra_clk_i2s0, 103 tegra_clk_i2s0,
94 tegra_clk_i2s0_sync, 104 tegra_clk_i2s0_sync,
@@ -101,6 +111,8 @@ enum clk_id {
101 tegra_clk_i2s4, 111 tegra_clk_i2s4,
102 tegra_clk_i2s4_sync, 112 tegra_clk_i2s4_sync,
103 tegra_clk_isp, 113 tegra_clk_isp,
114 tegra_clk_isp_8,
115 tegra_clk_ispb,
104 tegra_clk_kbc, 116 tegra_clk_kbc,
105 tegra_clk_kfuse, 117 tegra_clk_kfuse,
106 tegra_clk_la, 118 tegra_clk_la,
@@ -115,17 +127,20 @@ enum clk_id {
115 tegra_clk_ndspeed_8, 127 tegra_clk_ndspeed_8,
116 tegra_clk_nor, 128 tegra_clk_nor,
117 tegra_clk_owr, 129 tegra_clk_owr,
130 tegra_clk_pcie,
118 tegra_clk_pclk, 131 tegra_clk_pclk,
119 tegra_clk_pll_a, 132 tegra_clk_pll_a,
120 tegra_clk_pll_a_out0, 133 tegra_clk_pll_a_out0,
121 tegra_clk_pll_c, 134 tegra_clk_pll_c,
122 tegra_clk_pll_c2, 135 tegra_clk_pll_c2,
123 tegra_clk_pll_c3, 136 tegra_clk_pll_c3,
137 tegra_clk_pll_c4,
124 tegra_clk_pll_c_out1, 138 tegra_clk_pll_c_out1,
125 tegra_clk_pll_d, 139 tegra_clk_pll_d,
126 tegra_clk_pll_d2, 140 tegra_clk_pll_d2,
127 tegra_clk_pll_d2_out0, 141 tegra_clk_pll_d2_out0,
128 tegra_clk_pll_d_out0, 142 tegra_clk_pll_d_out0,
143 tegra_clk_pll_dp,
129 tegra_clk_pll_e_out0, 144 tegra_clk_pll_e_out0,
130 tegra_clk_pll_m, 145 tegra_clk_pll_m,
131 tegra_clk_pll_m_out1, 146 tegra_clk_pll_m_out1,
@@ -135,6 +150,7 @@ enum clk_id {
135 tegra_clk_pll_p_out2_int, 150 tegra_clk_pll_p_out2_int,
136 tegra_clk_pll_p_out3, 151 tegra_clk_pll_p_out3,
137 tegra_clk_pll_p_out4, 152 tegra_clk_pll_p_out4,
153 tegra_clk_pll_p_out5,
138 tegra_clk_pll_ref, 154 tegra_clk_pll_ref,
139 tegra_clk_pll_re_out, 155 tegra_clk_pll_re_out,
140 tegra_clk_pll_re_vco, 156 tegra_clk_pll_re_vco,
@@ -169,6 +185,8 @@ enum clk_id {
169 tegra_clk_sdmmc4, 185 tegra_clk_sdmmc4,
170 tegra_clk_se, 186 tegra_clk_se,
171 tegra_clk_soc_therm, 187 tegra_clk_soc_therm,
188 tegra_clk_sor0,
189 tegra_clk_sor0_lvds,
172 tegra_clk_spdif, 190 tegra_clk_spdif,
173 tegra_clk_spdif_2x, 191 tegra_clk_spdif_2x,
174 tegra_clk_spdif_in, 192 tegra_clk_spdif_in,
@@ -195,8 +213,12 @@ enum clk_id {
195 tegra_clk_vfir, 213 tegra_clk_vfir,
196 tegra_clk_vi, 214 tegra_clk_vi,
197 tegra_clk_vi_8, 215 tegra_clk_vi_8,
216 tegra_clk_vi_9,
217 tegra_clk_vic03,
218 tegra_clk_vim2_clk,
198 tegra_clk_vimclk_sync, 219 tegra_clk_vimclk_sync,
199 tegra_clk_vi_sensor, 220 tegra_clk_vi_sensor,
221 tegra_clk_vi_sensor2,
200 tegra_clk_vi_sensor_8, 222 tegra_clk_vi_sensor_8,
201 tegra_clk_xusb_dev, 223 tegra_clk_xusb_dev,
202 tegra_clk_xusb_dev_src, 224 tegra_clk_xusb_dev_src,