MIPS: ralink: cleanup the soc specific pinmux data

Before we had a pinctrl driver we used a custom OF api. This patch converts the
soc specific pinmux data to a new set of structs. We also add some new pinmux
setings.

Signed-off-by: John Crispin <blogic@openwrt.org>
Patchwork: http://patchwork.linux-mips.org/patch/8009/
Signed-off-by: Ralf Baechle <ralf@linux-mips.org>

1 files changed, 30 insertions, 11 deletions

diff --git a/arch/mips/include/asm/mach-ralink/mt7620.h b/arch/mips/include/asm/mach-ralink/mt7620.h
index 7ff929005d15..a05c14c23155 100644
--- a/arch/mips/include/asm/mach-ralink/mt7620.h
+++ b/arch/mips/include/asm/mach-ralink/mt7620.h
@@ -82,7 +82,6 @@
 #define MT7620_DDR2_SIZE_MIN            32
 #define MT7620_DDR2_SIZE_MAX            256
 
-#define MT7620_GPIO_MODE_I2C            BIT(0)
 #define MT7620_GPIO_MODE_UART0_SHIFT    2
 #define MT7620_GPIO_MODE_UART0_MASK     0x7
 #define MT7620_GPIO_MODE_UART0(x)       ((x) << MT7620_GPIO_MODE_UART0_SHIFT)
@@ -94,16 +93,36 @@
 #define MT7620_GPIO_MODE_GPIO_UARTF     0x5
 #define MT7620_GPIO_MODE_GPIO_I2S       0x6
 #define MT7620_GPIO_MODE_GPIO           0x7
-#define MT7620_GPIO_MODE_UART1          BIT(5)
-#define MT7620_GPIO_MODE_MDIO           BIT(8)
-#define MT7620_GPIO_MODE_RGMII1         BIT(9)
-#define MT7620_GPIO_MODE_RGMII2         BIT(10)
-#define MT7620_GPIO_MODE_SPI            BIT(11)
-#define MT7620_GPIO_MODE_SPI_REF_CLK    BIT(12)
-#define MT7620_GPIO_MODE_WLED           BIT(13)
-#define MT7620_GPIO_MODE_JTAG           BIT(15)
-#define MT7620_GPIO_MODE_EPHY           BIT(15)
-#define MT7620_GPIO_MODE_WDT            BIT(22)
+
+#define MT7620_GPIO_MODE_NAND           0
+#define MT7620_GPIO_MODE_SD             1
+#define MT7620_GPIO_MODE_ND_SD_GPIO     2
+#define MT7620_GPIO_MODE_ND_SD_MASK     0x3
+#define MT7620_GPIO_MODE_ND_SD_SHIFT    18
+
+#define MT7620_GPIO_MODE_PCIE_RST       0
+#define MT7620_GPIO_MODE_PCIE_REF       1
+#define MT7620_GPIO_MODE_PCIE_GPIO      2
+#define MT7620_GPIO_MODE_PCIE_MASK      0x3
+#define MT7620_GPIO_MODE_PCIE_SHIFT     16
+
+#define MT7620_GPIO_MODE_WDT_RST        0
+#define MT7620_GPIO_MODE_WDT_REF        1
+#define MT7620_GPIO_MODE_WDT_GPIO       2
+#define MT7620_GPIO_MODE_WDT_MASK       0x3
+#define MT7620_GPIO_MODE_WDT_SHIFT      21
+
+#define MT7620_GPIO_MODE_I2C            0
+#define MT7620_GPIO_MODE_UART1          5
+#define MT7620_GPIO_MODE_MDIO           8
+#define MT7620_GPIO_MODE_RGMII1         9
+#define MT7620_GPIO_MODE_RGMII2         10
+#define MT7620_GPIO_MODE_SPI            11
+#define MT7620_GPIO_MODE_SPI_REF_CLK    12
+#define MT7620_GPIO_MODE_WLED           13
+#define MT7620_GPIO_MODE_JTAG           15
+#define MT7620_GPIO_MODE_EPHY           15
+#define MT7620_GPIO_MODE_PA             20
 
 static inline int mt7620_get_eco(void)
 {