aboutsummaryrefslogtreecommitdiffstats
path: root/arch/arm/mach-ixp4xx
diff options
context:
space:
mode:
authorKrzysztof Hałasa <khc@pm.waw.pl>2009-11-17 12:48:23 -0500
committerKrzysztof Hałasa <khc@pm.waw.pl>2009-12-05 10:58:41 -0500
commit8d3fdf31dd2066533861bb57ed7df1ae1b1f5fcc (patch)
tree5186d63c67dee5454348e55cf46d31053672d67d /arch/arm/mach-ixp4xx
parenta8b7b34075f693632cd1483b817d4211c7a63257 (diff)
IXP4xx: Introduce IXP4XX_GPIO_IRQ(n) macro and convert IXP4xx platform files.
Signed-off-by: Krzysztof Hałasa <khc@pm.waw.pl>
Diffstat (limited to 'arch/arm/mach-ixp4xx')
-rw-r--r--arch/arm/mach-ixp4xx/avila-pci.c50
-rw-r--r--arch/arm/mach-ixp4xx/coyote-pci.c24
-rw-r--r--arch/arm/mach-ixp4xx/dsmg600-pci.c57
-rw-r--r--arch/arm/mach-ixp4xx/fsg-pci.c35
-rw-r--r--arch/arm/mach-ixp4xx/goramo_mlr.c45
-rw-r--r--arch/arm/mach-ixp4xx/gtwx5715-pci.c52
-rw-r--r--arch/arm/mach-ixp4xx/include/mach/irqs.h4
-rw-r--r--arch/arm/mach-ixp4xx/ixdp425-pci.c46
-rw-r--r--arch/arm/mach-ixp4xx/nas100d-pci.c50
-rw-r--r--arch/arm/mach-ixp4xx/nslu2-pci.c40
10 files changed, 169 insertions, 234 deletions
diff --git a/arch/arm/mach-ixp4xx/avila-pci.c b/arch/arm/mach-ixp4xx/avila-pci.c
index 14df8cf49146..845e1b500548 100644
--- a/arch/arm/mach-ixp4xx/avila-pci.c
+++ b/arch/arm/mach-ixp4xx/avila-pci.c
@@ -27,49 +27,40 @@
27#include <mach/hardware.h> 27#include <mach/hardware.h>
28#include <asm/mach-types.h> 28#include <asm/mach-types.h>
29 29
30#define AVILA_PCI_MAX_DEV 4 30#define AVILA_MAX_DEV 4
31#define LOFT_PCI_MAX_DEV 6 31#define LOFT_MAX_DEV 6
32#define AVILA_PCI_IRQ_LINES 4 32#define IRQ_LINES 4
33 33
34/* PCI controller GPIO to IRQ pin mappings */ 34/* PCI controller GPIO to IRQ pin mappings */
35#define AVILA_PCI_INTA_PIN 11 35#define INTA 11
36#define AVILA_PCI_INTB_PIN 10 36#define INTB 10
37#define AVILA_PCI_INTC_PIN 9 37#define INTC 9
38#define AVILA_PCI_INTD_PIN 8 38#define INTD 8
39
40#define IRQ_AVILA_PCI_INTA IRQ_IXP4XX_GPIO11
41#define IRQ_AVILA_PCI_INTB IRQ_IXP4XX_GPIO10
42#define IRQ_AVILA_PCI_INTC IRQ_IXP4XX_GPIO9
43#define IRQ_AVILA_PCI_INTD IRQ_IXP4XX_GPIO8
44 39
45void __init avila_pci_preinit(void) 40void __init avila_pci_preinit(void)
46{ 41{
47 set_irq_type(IRQ_AVILA_PCI_INTA, IRQ_TYPE_LEVEL_LOW); 42 set_irq_type(IXP4XX_GPIO_IRQ(INTA), IRQ_TYPE_LEVEL_LOW);
48 set_irq_type(IRQ_AVILA_PCI_INTB, IRQ_TYPE_LEVEL_LOW); 43 set_irq_type(IXP4XX_GPIO_IRQ(INTB), IRQ_TYPE_LEVEL_LOW);
49 set_irq_type(IRQ_AVILA_PCI_INTC, IRQ_TYPE_LEVEL_LOW); 44 set_irq_type(IXP4XX_GPIO_IRQ(INTC), IRQ_TYPE_LEVEL_LOW);
50 set_irq_type(IRQ_AVILA_PCI_INTD, IRQ_TYPE_LEVEL_LOW); 45 set_irq_type(IXP4XX_GPIO_IRQ(INTD), IRQ_TYPE_LEVEL_LOW);
51
52 ixp4xx_pci_preinit(); 46 ixp4xx_pci_preinit();
53} 47}
54 48
55static int __init avila_map_irq(struct pci_dev *dev, u8 slot, u8 pin) 49static int __init avila_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
56{ 50{
57 static int pci_irq_table[AVILA_PCI_IRQ_LINES] = { 51 static int pci_irq_table[IRQ_LINES] = {
58 IRQ_AVILA_PCI_INTA, 52 IXP4XX_GPIO_IRQ(INTA),
59 IRQ_AVILA_PCI_INTB, 53 IXP4XX_GPIO_IRQ(INTB),
60 IRQ_AVILA_PCI_INTC, 54 IXP4XX_GPIO_IRQ(INTC),
61 IRQ_AVILA_PCI_INTD 55 IXP4XX_GPIO_IRQ(INTD)
62 }; 56 };
63 57
64 int irq = -1;
65
66 if (slot >= 1 && 58 if (slot >= 1 &&
67 slot <= (machine_is_loft() ? LOFT_PCI_MAX_DEV : AVILA_PCI_MAX_DEV) && 59 slot <= (machine_is_loft() ? LOFT_MAX_DEV : AVILA_MAX_DEV) &&
68 pin >= 1 && pin <= AVILA_PCI_IRQ_LINES) { 60 pin >= 1 && pin <= IRQ_LINES)
69 irq = pci_irq_table[(slot + pin - 2) % 4]; 61 return pci_irq_table[(slot + pin - 2) % 4];
70 }
71 62
72 return irq; 63 return -1;
73} 64}
74 65
75struct hw_pci avila_pci __initdata = { 66struct hw_pci avila_pci __initdata = {
@@ -89,4 +80,3 @@ int __init avila_pci_init(void)
89} 80}
90 81
91subsys_initcall(avila_pci_init); 82subsys_initcall(avila_pci_init);
92
diff --git a/arch/arm/mach-ixp4xx/coyote-pci.c b/arch/arm/mach-ixp4xx/coyote-pci.c
index 624f8fe83c45..b978ea8bd6f0 100644
--- a/arch/arm/mach-ixp4xx/coyote-pci.c
+++ b/arch/arm/mach-ixp4xx/coyote-pci.c
@@ -23,30 +23,26 @@
23#include <asm/irq.h> 23#include <asm/irq.h>
24#include <asm/mach/pci.h> 24#include <asm/mach/pci.h>
25 25
26#define COYOTE_PCI_SLOT0_DEVID 14 26#define SLOT0_DEVID 14
27#define COYOTE_PCI_SLOT1_DEVID 15 27#define SLOT1_DEVID 15
28 28
29/* PCI controller GPIO to IRQ pin mappings */ 29/* PCI controller GPIO to IRQ pin mappings */
30#define COYOTE_PCI_SLOT0_PIN 6 30#define SLOT0_INTA 6
31#define COYOTE_PCI_SLOT1_PIN 11 31#define SLOT1_INTA 11
32
33#define IRQ_COYOTE_PCI_SLOT0 IRQ_IXP4XX_GPIO6
34#define IRQ_COYOTE_PCI_SLOT1 IRQ_IXP4XX_GPIO11
35 32
36void __init coyote_pci_preinit(void) 33void __init coyote_pci_preinit(void)
37{ 34{
38 set_irq_type(IRQ_COYOTE_PCI_SLOT0, IRQ_TYPE_LEVEL_LOW); 35 set_irq_type(IXP4XX_GPIO_IRQ(SLOT0_INTA), IRQ_TYPE_LEVEL_LOW);
39 set_irq_type(IRQ_COYOTE_PCI_SLOT1, IRQ_TYPE_LEVEL_LOW); 36 set_irq_type(IXP4XX_GPIO_IRQ(SLOT1_INTA), IRQ_TYPE_LEVEL_LOW);
40
41 ixp4xx_pci_preinit(); 37 ixp4xx_pci_preinit();
42} 38}
43 39
44static int __init coyote_map_irq(struct pci_dev *dev, u8 slot, u8 pin) 40static int __init coyote_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
45{ 41{
46 if (slot == COYOTE_PCI_SLOT0_DEVID) 42 if (slot == SLOT0_DEVID)
47 return IRQ_COYOTE_PCI_SLOT0; 43 return IXP4XX_GPIO_IRQ(SLOT0_INTA);
48 else if (slot == COYOTE_PCI_SLOT1_DEVID) 44 else if (slot == SLOT1_DEVID)
49 return IRQ_COYOTE_PCI_SLOT1; 45 return IXP4XX_GPIO_IRQ(SLOT1_INTA);
50 else return -1; 46 else return -1;
51} 47}
52 48
diff --git a/arch/arm/mach-ixp4xx/dsmg600-pci.c b/arch/arm/mach-ixp4xx/dsmg600-pci.c
index 29a9e41fdf86..fa70fed462ba 100644
--- a/arch/arm/mach-ixp4xx/dsmg600-pci.c
+++ b/arch/arm/mach-ixp4xx/dsmg600-pci.c
@@ -22,53 +22,42 @@
22#include <asm/mach/pci.h> 22#include <asm/mach/pci.h>
23#include <asm/mach-types.h> 23#include <asm/mach-types.h>
24 24
25#define DSMG600_PCI_MAX_DEV 4 25#define MAX_DEV 4
26#define DSMG600_PCI_IRQ_LINES 3 26#define IRQ_LINES 3
27 27
28/* PCI controller GPIO to IRQ pin mappings */ 28/* PCI controller GPIO to IRQ pin mappings */
29#define DSMG600_PCI_INTA_PIN 11 29#define INTA 11
30#define DSMG600_PCI_INTB_PIN 10 30#define INTB 10
31#define DSMG600_PCI_INTC_PIN 9 31#define INTC 9
32#define DSMG600_PCI_INTD_PIN 8 32#define INTD 8
33#define DSMG600_PCI_INTE_PIN 7 33#define INTE 7
34#define DSMG600_PCI_INTF_PIN 6 34#define INTF 6
35
36#define IRQ_DSMG600_PCI_INTA IRQ_IXP4XX_GPIO11
37#define IRQ_DSMG600_PCI_INTB IRQ_IXP4XX_GPIO10
38#define IRQ_DSMG600_PCI_INTC IRQ_IXP4XX_GPIO9
39#define IRQ_DSMG600_PCI_INTD IRQ_IXP4XX_GPIO8
40#define IRQ_DSMG600_PCI_INTE IRQ_IXP4XX_GPIO7
41#define IRQ_DSMG600_PCI_INTF IRQ_IXP4XX_GPIO6
42 35
43void __init dsmg600_pci_preinit(void) 36void __init dsmg600_pci_preinit(void)
44{ 37{
45 set_irq_type(IRQ_DSMG600_PCI_INTA, IRQ_TYPE_LEVEL_LOW); 38 set_irq_type(IXP4XX_GPIO_IRQ(INTA), IRQ_TYPE_LEVEL_LOW);
46 set_irq_type(IRQ_DSMG600_PCI_INTB, IRQ_TYPE_LEVEL_LOW); 39 set_irq_type(IXP4XX_GPIO_IRQ(INTB), IRQ_TYPE_LEVEL_LOW);
47 set_irq_type(IRQ_DSMG600_PCI_INTC, IRQ_TYPE_LEVEL_LOW); 40 set_irq_type(IXP4XX_GPIO_IRQ(INTC), IRQ_TYPE_LEVEL_LOW);
48 set_irq_type(IRQ_DSMG600_PCI_INTD, IRQ_TYPE_LEVEL_LOW); 41 set_irq_type(IXP4XX_GPIO_IRQ(INTD), IRQ_TYPE_LEVEL_LOW);
49 set_irq_type(IRQ_DSMG600_PCI_INTE, IRQ_TYPE_LEVEL_LOW); 42 set_irq_type(IXP4XX_GPIO_IRQ(INTE), IRQ_TYPE_LEVEL_LOW);
50 set_irq_type(IRQ_DSMG600_PCI_INTF, IRQ_TYPE_LEVEL_LOW); 43 set_irq_type(IXP4XX_GPIO_IRQ(INTF), IRQ_TYPE_LEVEL_LOW);
51
52 ixp4xx_pci_preinit(); 44 ixp4xx_pci_preinit();
53} 45}
54 46
55static int __init dsmg600_map_irq(struct pci_dev *dev, u8 slot, u8 pin) 47static int __init dsmg600_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
56{ 48{
57 static int pci_irq_table[DSMG600_PCI_MAX_DEV][DSMG600_PCI_IRQ_LINES] = 49 static int pci_irq_table[MAX_DEV][IRQ_LINES] = {
58 { 50 { IXP4XX_GPIO_IRQ(INTE), -1, -1 },
59 { IRQ_DSMG600_PCI_INTE, -1, -1 }, 51 { IXP4XX_GPIO_IRQ(INTA), -1, -1 },
60 { IRQ_DSMG600_PCI_INTA, -1, -1 }, 52 { IXP4XX_GPIO_IRQ(INTB), IXP4XX_GPIO_IRQ(INTC),
61 { IRQ_DSMG600_PCI_INTB, IRQ_DSMG600_PCI_INTC, IRQ_DSMG600_PCI_INTD }, 53 IXP4XX_GPIO_IRQ(INTD) },
62 { IRQ_DSMG600_PCI_INTF, -1, -1 }, 54 { IXP4XX_GPIO_IRQ(INTF), -1, -1 },
63 }; 55 };
64 56
65 int irq = -1; 57 if (slot >= 1 && slot <= MAX_DEV && pin >= 1 && pin <= IRQ_LINES)
66 58 return pci_irq_table[slot - 1][pin - 1];
67 if (slot >= 1 && slot <= DSMG600_PCI_MAX_DEV &&
68 pin >= 1 && pin <= DSMG600_PCI_IRQ_LINES)
69 irq = pci_irq_table[slot-1][pin-1];
70 59
71 return irq; 60 return -1;
72} 61}
73 62
74struct hw_pci __initdata dsmg600_pci = { 63struct hw_pci __initdata dsmg600_pci = {
diff --git a/arch/arm/mach-ixp4xx/fsg-pci.c b/arch/arm/mach-ixp4xx/fsg-pci.c
index 2a1701bb3671..5a810c930624 100644
--- a/arch/arm/mach-ixp4xx/fsg-pci.c
+++ b/arch/arm/mach-ixp4xx/fsg-pci.c
@@ -22,40 +22,35 @@
22#include <asm/mach/pci.h> 22#include <asm/mach/pci.h>
23#include <asm/mach-types.h> 23#include <asm/mach-types.h>
24 24
25#define FSG_PCI_MAX_DEV 3 25#define MAX_DEV 3
26#define FSG_PCI_IRQ_LINES 3 26#define IRQ_LINES 3
27 27
28/* PCI controller GPIO to IRQ pin mappings */ 28/* PCI controller GPIO to IRQ pin mappings */
29#define FSG_PCI_INTA_PIN 6 29#define INTA 6
30#define FSG_PCI_INTB_PIN 7 30#define INTB 7
31#define FSG_PCI_INTC_PIN 5 31#define INTC 5
32#define IRQ_FSG_PCI_INTA IRQ_IXP4XX_GPIO6
33#define IRQ_FSG_PCI_INTB IRQ_IXP4XX_GPIO7
34#define IRQ_FSG_PCI_INTC IRQ_IXP4XX_GPIO5
35 32
36void __init fsg_pci_preinit(void) 33void __init fsg_pci_preinit(void)
37{ 34{
38 set_irq_type(IRQ_FSG_PCI_INTA, IRQ_TYPE_LEVEL_LOW); 35 set_irq_type(IXP4XX_GPIO_IRQ(INTA), IRQ_TYPE_LEVEL_LOW);
39 set_irq_type(IRQ_FSG_PCI_INTB, IRQ_TYPE_LEVEL_LOW); 36 set_irq_type(IXP4XX_GPIO_IRQ(INTB), IRQ_TYPE_LEVEL_LOW);
40 set_irq_type(IRQ_FSG_PCI_INTC, IRQ_TYPE_LEVEL_LOW); 37 set_irq_type(IXP4XX_GPIO_IRQ(INTC), IRQ_TYPE_LEVEL_LOW);
41
42 ixp4xx_pci_preinit(); 38 ixp4xx_pci_preinit();
43} 39}
44 40
45static int __init fsg_map_irq(struct pci_dev *dev, u8 slot, u8 pin) 41static int __init fsg_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
46{ 42{
47 static int pci_irq_table[FSG_PCI_IRQ_LINES] = { 43 static int pci_irq_table[IRQ_LINES] = {
48 IRQ_FSG_PCI_INTC, 44 IXP4XX_GPIO_IRQ(INTC),
49 IRQ_FSG_PCI_INTB, 45 IXP4XX_GPIO_IRQ(INTB),
50 IRQ_FSG_PCI_INTA, 46 IXP4XX_GPIO_IRQ(INTA),
51 }; 47 };
52 48
53 int irq = -1; 49 int irq = -1;
54 slot = slot - 11; 50 slot -= 11;
55 51
56 if (slot >= 1 && slot <= FSG_PCI_MAX_DEV && 52 if (slot >= 1 && slot <= MAX_DEV && pin >= 1 && pin <= IRQ_LINES)
57 pin >= 1 && pin <= FSG_PCI_IRQ_LINES) 53 irq = pci_irq_table[slot - 1];
58 irq = pci_irq_table[(slot - 1)];
59 printk(KERN_INFO "%s: Mapped slot %d pin %d to IRQ %d\n", 54 printk(KERN_INFO "%s: Mapped slot %d pin %d to IRQ %d\n",
60 __func__, slot, pin, irq); 55 __func__, slot, pin, irq);
61 56
diff --git a/arch/arm/mach-ixp4xx/goramo_mlr.c b/arch/arm/mach-ixp4xx/goramo_mlr.c
index a733b8ff3cec..1c28048209c1 100644
--- a/arch/arm/mach-ixp4xx/goramo_mlr.c
+++ b/arch/arm/mach-ixp4xx/goramo_mlr.c
@@ -17,29 +17,28 @@
17#include <asm/mach/flash.h> 17#include <asm/mach/flash.h>
18#include <asm/mach/pci.h> 18#include <asm/mach/pci.h>
19 19
20#define xgpio_irq(n) (IRQ_IXP4XX_GPIO ## n)
21#define gpio_irq(n) xgpio_irq(n)
22
23#define SLOT_ETHA 0x0B /* IDSEL = AD21 */ 20#define SLOT_ETHA 0x0B /* IDSEL = AD21 */
24#define SLOT_ETHB 0x0C /* IDSEL = AD20 */ 21#define SLOT_ETHB 0x0C /* IDSEL = AD20 */
25#define SLOT_MPCI 0x0D /* IDSEL = AD19 */ 22#define SLOT_MPCI 0x0D /* IDSEL = AD19 */
26#define SLOT_NEC 0x0E /* IDSEL = AD18 */ 23#define SLOT_NEC 0x0E /* IDSEL = AD18 */
27 24
28#define IRQ_ETHA IRQ_IXP4XX_GPIO4
29#define IRQ_ETHB IRQ_IXP4XX_GPIO5
30#define IRQ_NEC IRQ_IXP4XX_GPIO3
31#define IRQ_MPCI IRQ_IXP4XX_GPIO12
32
33/* GPIO lines */ 25/* GPIO lines */
34#define GPIO_SCL 0 26#define GPIO_SCL 0
35#define GPIO_SDA 1 27#define GPIO_SDA 1
36#define GPIO_STR 2 28#define GPIO_STR 2
29#define GPIO_IRQ_NEC 3
30#define GPIO_IRQ_ETHA 4
31#define GPIO_IRQ_ETHB 5
37#define GPIO_HSS0_DCD_N 6 32#define GPIO_HSS0_DCD_N 6
38#define GPIO_HSS1_DCD_N 7 33#define GPIO_HSS1_DCD_N 7
34#define GPIO_UART0_DCD 8
35#define GPIO_UART1_DCD 9
39#define GPIO_HSS0_CTS_N 10 36#define GPIO_HSS0_CTS_N 10
40#define GPIO_HSS1_CTS_N 11 37#define GPIO_HSS1_CTS_N 11
38#define GPIO_IRQ_MPCI 12
41#define GPIO_HSS1_RTS_N 13 39#define GPIO_HSS1_RTS_N 13
42#define GPIO_HSS0_RTS_N 14 40#define GPIO_HSS0_RTS_N 14
41/* GPIO15 is not connected */
43 42
44/* Control outputs from 74HC4094 */ 43/* Control outputs from 74HC4094 */
45#define CONTROL_HSS0_CLK_INT 0 44#define CONTROL_HSS0_CLK_INT 0
@@ -152,7 +151,7 @@ static int hss_set_clock(int port, unsigned int clock_type)
152 151
153static irqreturn_t hss_dcd_irq(int irq, void *pdev) 152static irqreturn_t hss_dcd_irq(int irq, void *pdev)
154{ 153{
155 int i, port = (irq == gpio_irq(GPIO_HSS1_DCD_N)); 154 int i, port = (irq == IXP4XX_GPIO_IRQ(GPIO_HSS1_DCD_N));
156 gpio_line_get(port ? GPIO_HSS1_DCD_N : GPIO_HSS0_DCD_N, &i); 155 gpio_line_get(port ? GPIO_HSS1_DCD_N : GPIO_HSS0_DCD_N, &i);
157 set_carrier_cb_tab[port](pdev, !i); 156 set_carrier_cb_tab[port](pdev, !i);
158 return IRQ_HANDLED; 157 return IRQ_HANDLED;
@@ -165,9 +164,9 @@ static int hss_open(int port, void *pdev,
165 int i, irq; 164 int i, irq;
166 165
167 if (!port) 166 if (!port)
168 irq = gpio_irq(GPIO_HSS0_DCD_N); 167 irq = IXP4XX_GPIO_IRQ(GPIO_HSS0_DCD_N);
169 else 168 else
170 irq = gpio_irq(GPIO_HSS1_DCD_N); 169 irq = IXP4XX_GPIO_IRQ(GPIO_HSS1_DCD_N);
171 170
172 gpio_line_get(port ? GPIO_HSS1_DCD_N : GPIO_HSS0_DCD_N, &i); 171 gpio_line_get(port ? GPIO_HSS1_DCD_N : GPIO_HSS0_DCD_N, &i);
173 set_carrier_cb(pdev, !i); 172 set_carrier_cb(pdev, !i);
@@ -188,8 +187,8 @@ static int hss_open(int port, void *pdev,
188 187
189static void hss_close(int port, void *pdev) 188static void hss_close(int port, void *pdev)
190{ 189{
191 free_irq(port ? gpio_irq(GPIO_HSS1_DCD_N) : gpio_irq(GPIO_HSS0_DCD_N), 190 free_irq(port ? IXP4XX_GPIO_IRQ(GPIO_HSS1_DCD_N) :
192 pdev); 191 IXP4XX_GPIO_IRQ(GPIO_HSS0_DCD_N), pdev);
193 set_carrier_cb_tab[!!port] = NULL; /* catch bugs */ 192 set_carrier_cb_tab[!!port] = NULL; /* catch bugs */
194 193
195 set_control(port ? CONTROL_HSS1_DTR_N : CONTROL_HSS0_DTR_N, 1); 194 set_control(port ? CONTROL_HSS1_DTR_N : CONTROL_HSS0_DTR_N, 1);
@@ -421,8 +420,8 @@ static void __init gmlr_init(void)
421 gpio_line_config(GPIO_HSS1_RTS_N, IXP4XX_GPIO_OUT); 420 gpio_line_config(GPIO_HSS1_RTS_N, IXP4XX_GPIO_OUT);
422 gpio_line_config(GPIO_HSS0_DCD_N, IXP4XX_GPIO_IN); 421 gpio_line_config(GPIO_HSS0_DCD_N, IXP4XX_GPIO_IN);
423 gpio_line_config(GPIO_HSS1_DCD_N, IXP4XX_GPIO_IN); 422 gpio_line_config(GPIO_HSS1_DCD_N, IXP4XX_GPIO_IN);
424 set_irq_type(gpio_irq(GPIO_HSS0_DCD_N), IRQ_TYPE_EDGE_BOTH); 423 set_irq_type(IXP4XX_GPIO_IRQ(GPIO_HSS0_DCD_N), IRQ_TYPE_EDGE_BOTH);
425 set_irq_type(gpio_irq(GPIO_HSS1_DCD_N), IRQ_TYPE_EDGE_BOTH); 424 set_irq_type(IXP4XX_GPIO_IRQ(GPIO_HSS1_DCD_N), IRQ_TYPE_EDGE_BOTH);
426 425
427 set_control(CONTROL_HSS0_DTR_N, 1); 426 set_control(CONTROL_HSS0_DTR_N, 1);
428 set_control(CONTROL_HSS1_DTR_N, 1); 427 set_control(CONTROL_HSS1_DTR_N, 1);
@@ -442,10 +441,10 @@ static void __init gmlr_init(void)
442#ifdef CONFIG_PCI 441#ifdef CONFIG_PCI
443static void __init gmlr_pci_preinit(void) 442static void __init gmlr_pci_preinit(void)
444{ 443{
445 set_irq_type(IRQ_ETHA, IRQ_TYPE_LEVEL_LOW); 444 set_irq_type(IXP4XX_GPIO_IRQ(GPIO_IRQ_ETHA), IRQ_TYPE_LEVEL_LOW);
446 set_irq_type(IRQ_ETHB, IRQ_TYPE_LEVEL_LOW); 445 set_irq_type(IXP4XX_GPIO_IRQ(GPIO_IRQ_ETHB), IRQ_TYPE_LEVEL_LOW);
447 set_irq_type(IRQ_NEC, IRQ_TYPE_LEVEL_LOW); 446 set_irq_type(IXP4XX_GPIO_IRQ(GPIO_IRQ_NEC), IRQ_TYPE_LEVEL_LOW);
448 set_irq_type(IRQ_MPCI, IRQ_TYPE_LEVEL_LOW); 447 set_irq_type(IXP4XX_GPIO_IRQ(GPIO_IRQ_MPCI), IRQ_TYPE_LEVEL_LOW);
449 ixp4xx_pci_preinit(); 448 ixp4xx_pci_preinit();
450} 449}
451 450
@@ -466,10 +465,10 @@ static void __init gmlr_pci_postinit(void)
466static int __init gmlr_map_irq(struct pci_dev *dev, u8 slot, u8 pin) 465static int __init gmlr_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
467{ 466{
468 switch(slot) { 467 switch(slot) {
469 case SLOT_ETHA: return IRQ_ETHA; 468 case SLOT_ETHA: return IXP4XX_GPIO_IRQ(GPIO_IRQ_ETHA);
470 case SLOT_ETHB: return IRQ_ETHB; 469 case SLOT_ETHB: return IXP4XX_GPIO_IRQ(GPIO_IRQ_ETHB);
471 case SLOT_NEC: return IRQ_NEC; 470 case SLOT_NEC: return IXP4XX_GPIO_IRQ(GPIO_IRQ_NEC);
472 default: return IRQ_MPCI; 471 default: return IXP4XX_GPIO_IRQ(GPIO_IRQ_MPCI);
473 } 472 }
474} 473}
475 474
diff --git a/arch/arm/mach-ixp4xx/gtwx5715-pci.c b/arch/arm/mach-ixp4xx/gtwx5715-pci.c
index 68011852559b..276c61437851 100644
--- a/arch/arm/mach-ixp4xx/gtwx5715-pci.c
+++ b/arch/arm/mach-ixp4xx/gtwx5715-pci.c
@@ -30,20 +30,16 @@
30#include <mach/hardware.h> 30#include <mach/hardware.h>
31#include <asm/mach/pci.h> 31#include <asm/mach/pci.h>
32 32
33#define GTWX5715_PCI_SLOT0_DEVID 0 33#define SLOT0_DEVID 0
34#define GTWX5715_PCI_SLOT0_INTA_GPIO 10 34#define SLOT0_INTA 10
35#define GTWX5715_PCI_SLOT0_INTB_GPIO 11 35#define SLOT0_INTB 11
36#define GTWX5715_PCI_SLOT0_INTA_IRQ IRQ_IXP4XX_GPIO10
37#define GTWX5715_PCI_SLOT0_INTB_IRQ IRQ_IXP4XX_GPIO11
38 36
39#define GTWX5715_PCI_SLOT1_DEVID 1 37#define SLOT1_DEVID 1
40#define GTWX5715_PCI_SLOT1_INTA_GPIO 11 38#define SLOT1_INTA 11
41#define GTWX5715_PCI_SLOT1_INTB_GPIO 10 39#define SLOT1_INTB 10
42#define GTWX5715_PCI_SLOT1_INTA_IRQ IRQ_IXP4XX_GPIO11
43#define GTWX5715_PCI_SLOT1_INTB_IRQ IRQ_IXP4XX_GPIO10
44 40
45#define GTWX5715_PCI_SLOT_COUNT 2 41#define SLOT_COUNT 2
46#define GTWX5715_PCI_INT_PIN_COUNT 2 42#define INT_PIN_COUNT 2
47 43
48/* 44/*
49 * Slot 0 isn't actually populated with a card connector but 45 * Slot 0 isn't actually populated with a card connector but
@@ -53,11 +49,10 @@
53 */ 49 */
54void __init gtwx5715_pci_preinit(void) 50void __init gtwx5715_pci_preinit(void)
55{ 51{
56 set_irq_type(GTWX5715_PCI_SLOT0_INTA_IRQ, IRQ_TYPE_LEVEL_LOW); 52 set_irq_type(IXP4XX_GPIO_IRQ(SLOT0_INTA), IRQ_TYPE_LEVEL_LOW);
57 set_irq_type(GTWX5715_PCI_SLOT0_INTB_IRQ, IRQ_TYPE_LEVEL_LOW); 53 set_irq_type(IXP4XX_GPIO_IRQ(SLOT0_INTB), IRQ_TYPE_LEVEL_LOW);
58 set_irq_type(GTWX5715_PCI_SLOT1_INTA_IRQ, IRQ_TYPE_LEVEL_LOW); 54 set_irq_type(IXP4XX_GPIO_IRQ(SLOT1_INTA), IRQ_TYPE_LEVEL_LOW);
59 set_irq_type(GTWX5715_PCI_SLOT1_INTB_IRQ, IRQ_TYPE_LEVEL_LOW); 55 set_irq_type(IXP4XX_GPIO_IRQ(SLOT1_INTB), IRQ_TYPE_LEVEL_LOW);
60
61 ixp4xx_pci_preinit(); 56 ixp4xx_pci_preinit();
62} 57}
63 58
@@ -65,20 +60,19 @@ void __init gtwx5715_pci_preinit(void)
65static int __init gtwx5715_map_irq(struct pci_dev *dev, u8 slot, u8 pin) 60static int __init gtwx5715_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
66{ 61{
67 int rc; 62 int rc;
68 static int gtwx5715_irqmap 63 static int gtwx5715_irqmap[SLOT_COUNT][INT_PIN_COUNT] = {
69 [GTWX5715_PCI_SLOT_COUNT] 64 {IXP4XX_GPIO_IRQ(SLOT0_INTA), IXP4XX_GPIO_IRQ(SLOT0_INTB)},
70 [GTWX5715_PCI_INT_PIN_COUNT] = { 65 {IXP4XX_GPIO_IRQ(SLOT1_INTA), IXP4XX_GPIO_IRQ(SLOT1_INTB)},
71 {GTWX5715_PCI_SLOT0_INTA_IRQ, GTWX5715_PCI_SLOT0_INTB_IRQ}, 66 };
72 {GTWX5715_PCI_SLOT1_INTA_IRQ, GTWX5715_PCI_SLOT1_INTB_IRQ},
73};
74 67
75 if (slot >= GTWX5715_PCI_SLOT_COUNT || 68 if (slot >= SLOT_COUNT || pin >= INT_PIN_COUNT)
76 pin >= GTWX5715_PCI_INT_PIN_COUNT) rc = -1; 69 rc = -1;
77 else 70 else
78 rc = gtwx5715_irqmap[slot][pin-1]; 71 rc = gtwx5715_irqmap[slot][pin - 1];
79 72
80 printk("%s: Mapped slot %d pin %d to IRQ %d\n", __func__, slot, pin, rc); 73 printk(KERN_INFO "%s: Mapped slot %d pin %d to IRQ %d\n",
81 return(rc); 74 __func__, slot, pin, rc);
75 return rc;
82} 76}
83 77
84struct hw_pci gtwx5715_pci __initdata = { 78struct hw_pci gtwx5715_pci __initdata = {
@@ -93,9 +87,7 @@ struct hw_pci gtwx5715_pci __initdata = {
93int __init gtwx5715_pci_init(void) 87int __init gtwx5715_pci_init(void)
94{ 88{
95 if (machine_is_gtwx5715()) 89 if (machine_is_gtwx5715())
96 {
97 pci_common_init(&gtwx5715_pci); 90 pci_common_init(&gtwx5715_pci);
98 }
99 91
100 return 0; 92 return 0;
101} 93}
diff --git a/arch/arm/mach-ixp4xx/include/mach/irqs.h b/arch/arm/mach-ixp4xx/include/mach/irqs.h
index dbc20bf517b0..7e6d4cce7c27 100644
--- a/arch/arm/mach-ixp4xx/include/mach/irqs.h
+++ b/arch/arm/mach-ixp4xx/include/mach/irqs.h
@@ -15,7 +15,6 @@
15#ifndef _ARCH_IXP4XX_IRQS_H_ 15#ifndef _ARCH_IXP4XX_IRQS_H_
16#define _ARCH_IXP4XX_IRQS_H_ 16#define _ARCH_IXP4XX_IRQS_H_
17 17
18
19#define IRQ_IXP4XX_NPEA 0 18#define IRQ_IXP4XX_NPEA 0
20#define IRQ_IXP4XX_NPEB 1 19#define IRQ_IXP4XX_NPEB 1
21#define IRQ_IXP4XX_NPEC 2 20#define IRQ_IXP4XX_NPEC 2
@@ -59,6 +58,9 @@
59#define IRQ_IXP4XX_MCU_ECC 61 58#define IRQ_IXP4XX_MCU_ECC 61
60#define IRQ_IXP4XX_EXP_PE 62 59#define IRQ_IXP4XX_EXP_PE 62
61 60
61#define _IXP4XX_GPIO_IRQ(n) (IRQ_IXP4XX_GPIO ## n)
62#define IXP4XX_GPIO_IRQ(n) _IXP4XX_GPIO_IRQ(n)
63
62/* 64/*
63 * Only first 32 sources are valid if running on IXP42x systems 65 * Only first 32 sources are valid if running on IXP42x systems
64 */ 66 */
diff --git a/arch/arm/mach-ixp4xx/ixdp425-pci.c b/arch/arm/mach-ixp4xx/ixdp425-pci.c
index dc8b5884875c..1ba165a6edac 100644
--- a/arch/arm/mach-ixp4xx/ixdp425-pci.c
+++ b/arch/arm/mach-ixp4xx/ixdp425-pci.c
@@ -24,47 +24,38 @@
24#include <mach/hardware.h> 24#include <mach/hardware.h>
25#include <asm/mach-types.h> 25#include <asm/mach-types.h>
26 26
27#define IXDP425_PCI_MAX_DEV 4 27#define MAX_DEV 4
28#define IXDP425_PCI_IRQ_LINES 4 28#define IRQ_LINES 4
29 29
30/* PCI controller GPIO to IRQ pin mappings */ 30/* PCI controller GPIO to IRQ pin mappings */
31#define IXDP425_PCI_INTA_PIN 11 31#define INTA 11
32#define IXDP425_PCI_INTB_PIN 10 32#define INTB 10
33#define IXDP425_PCI_INTC_PIN 9 33#define INTC 9
34#define IXDP425_PCI_INTD_PIN 8 34#define INTD 8
35 35
36#define IRQ_IXDP425_PCI_INTA IRQ_IXP4XX_GPIO11
37#define IRQ_IXDP425_PCI_INTB IRQ_IXP4XX_GPIO10
38#define IRQ_IXDP425_PCI_INTC IRQ_IXP4XX_GPIO9
39#define IRQ_IXDP425_PCI_INTD IRQ_IXP4XX_GPIO8
40 36
41void __init ixdp425_pci_preinit(void) 37void __init ixdp425_pci_preinit(void)
42{ 38{
43 set_irq_type(IRQ_IXDP425_PCI_INTA, IRQ_TYPE_LEVEL_LOW); 39 set_irq_type(IXP4XX_GPIO_IRQ(INTA), IRQ_TYPE_LEVEL_LOW);
44 set_irq_type(IRQ_IXDP425_PCI_INTB, IRQ_TYPE_LEVEL_LOW); 40 set_irq_type(IXP4XX_GPIO_IRQ(INTB), IRQ_TYPE_LEVEL_LOW);
45 set_irq_type(IRQ_IXDP425_PCI_INTC, IRQ_TYPE_LEVEL_LOW); 41 set_irq_type(IXP4XX_GPIO_IRQ(INTC), IRQ_TYPE_LEVEL_LOW);
46 set_irq_type(IRQ_IXDP425_PCI_INTD, IRQ_TYPE_LEVEL_LOW); 42 set_irq_type(IXP4XX_GPIO_IRQ(INTD), IRQ_TYPE_LEVEL_LOW);
47
48 ixp4xx_pci_preinit(); 43 ixp4xx_pci_preinit();
49} 44}
50 45
51static int __init ixdp425_map_irq(struct pci_dev *dev, u8 slot, u8 pin) 46static int __init ixdp425_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
52{ 47{
53 static int pci_irq_table[IXDP425_PCI_IRQ_LINES] = { 48 static int pci_irq_table[IRQ_LINES] = {
54 IRQ_IXDP425_PCI_INTA, 49 IXP4XX_GPIO_IRQ(INTA),
55 IRQ_IXDP425_PCI_INTB, 50 IXP4XX_GPIO_IRQ(INTB),
56 IRQ_IXDP425_PCI_INTC, 51 IXP4XX_GPIO_IRQ(INTC),
57 IRQ_IXDP425_PCI_INTD 52 IXP4XX_GPIO_IRQ(INTD)
58 }; 53 };
59 54
60 int irq = -1; 55 if (slot >= 1 && slot <= MAX_DEV && pin >= 1 && pin <= IRQ_LINES)
61 56 return pci_irq_table[(slot + pin - 2) % 4];
62 if (slot >= 1 && slot <= IXDP425_PCI_MAX_DEV &&
63 pin >= 1 && pin <= IXDP425_PCI_IRQ_LINES) {
64 irq = pci_irq_table[(slot + pin - 2) % 4];
65 }
66 57
67 return irq; 58 return -1;
68} 59}
69 60
70struct hw_pci ixdp425_pci __initdata = { 61struct hw_pci ixdp425_pci __initdata = {
@@ -85,4 +76,3 @@ int __init ixdp425_pci_init(void)
85} 76}
86 77
87subsys_initcall(ixdp425_pci_init); 78subsys_initcall(ixdp425_pci_init);
88
diff --git a/arch/arm/mach-ixp4xx/nas100d-pci.c b/arch/arm/mach-ixp4xx/nas100d-pci.c
index ac04fc1a6c34..d0cea34cf61e 100644
--- a/arch/arm/mach-ixp4xx/nas100d-pci.c
+++ b/arch/arm/mach-ixp4xx/nas100d-pci.c
@@ -21,49 +21,39 @@
21#include <asm/mach/pci.h> 21#include <asm/mach/pci.h>
22#include <asm/mach-types.h> 22#include <asm/mach-types.h>
23 23
24#define NAS100D_PCI_MAX_DEV 3 24#define MAX_DEV 3
25#define NAS100D_PCI_IRQ_LINES 3 25#define IRQ_LINES 3
26 26
27/* PCI controller GPIO to IRQ pin mappings */ 27/* PCI controller GPIO to IRQ pin mappings */
28#define NAS100D_PCI_INTA_PIN 11 28#define INTA 11
29#define NAS100D_PCI_INTB_PIN 10 29#define INTB 10
30#define NAS100D_PCI_INTC_PIN 9 30#define INTC 9
31#define NAS100D_PCI_INTD_PIN 8 31#define INTD 8
32#define NAS100D_PCI_INTE_PIN 7 32#define INTE 7
33
34#define IRQ_NAS100D_PCI_INTA IRQ_IXP4XX_GPIO11
35#define IRQ_NAS100D_PCI_INTB IRQ_IXP4XX_GPIO10
36#define IRQ_NAS100D_PCI_INTC IRQ_IXP4XX_GPIO9
37#define IRQ_NAS100D_PCI_INTD IRQ_IXP4XX_GPIO8
38#define IRQ_NAS100D_PCI_INTE IRQ_IXP4XX_GPIO7
39 33
40void __init nas100d_pci_preinit(void) 34void __init nas100d_pci_preinit(void)
41{ 35{
42 set_irq_type(IRQ_NAS100D_PCI_INTA, IRQ_TYPE_LEVEL_LOW); 36 set_irq_type(IXP4XX_GPIO_IRQ(INTA), IRQ_TYPE_LEVEL_LOW);
43 set_irq_type(IRQ_NAS100D_PCI_INTB, IRQ_TYPE_LEVEL_LOW); 37 set_irq_type(IXP4XX_GPIO_IRQ(INTB), IRQ_TYPE_LEVEL_LOW);
44 set_irq_type(IRQ_NAS100D_PCI_INTC, IRQ_TYPE_LEVEL_LOW); 38 set_irq_type(IXP4XX_GPIO_IRQ(INTC), IRQ_TYPE_LEVEL_LOW);
45 set_irq_type(IRQ_NAS100D_PCI_INTD, IRQ_TYPE_LEVEL_LOW); 39 set_irq_type(IXP4XX_GPIO_IRQ(INTD), IRQ_TYPE_LEVEL_LOW);
46 set_irq_type(IRQ_NAS100D_PCI_INTE, IRQ_TYPE_LEVEL_LOW); 40 set_irq_type(IXP4XX_GPIO_IRQ(INTE), IRQ_TYPE_LEVEL_LOW);
47
48 ixp4xx_pci_preinit(); 41 ixp4xx_pci_preinit();
49} 42}
50 43
51static int __init nas100d_map_irq(struct pci_dev *dev, u8 slot, u8 pin) 44static int __init nas100d_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
52{ 45{
53 static int pci_irq_table[NAS100D_PCI_MAX_DEV][NAS100D_PCI_IRQ_LINES] = 46 static int pci_irq_table[MAX_DEV][IRQ_LINES] = {
54 { 47 { IXP4XX_GPIO_IRQ(INTA), -1, -1 },
55 { IRQ_NAS100D_PCI_INTA, -1, -1 }, 48 { IXP4XX_GPIO_IRQ(INTB), -1, -1 },
56 { IRQ_NAS100D_PCI_INTB, -1, -1 }, 49 { IXP4XX_GPIO_IRQ(INTC), IXP4XX_GPIO_IRQ(INTD),
57 { IRQ_NAS100D_PCI_INTC, IRQ_NAS100D_PCI_INTD, IRQ_NAS100D_PCI_INTE }, 50 IXP4XX_GPIO_IRQ(INTE) },
58 }; 51 };
59 52
60 int irq = -1; 53 if (slot >= 1 && slot <= MAX_DEV && pin >= 1 && pin <= IRQ_LINES)
61 54 return pci_irq_table[slot - 1][pin - 1];
62 if (slot >= 1 && slot <= NAS100D_PCI_MAX_DEV &&
63 pin >= 1 && pin <= NAS100D_PCI_IRQ_LINES)
64 irq = pci_irq_table[slot-1][pin-1];
65 55
66 return irq; 56 return -1;
67} 57}
68 58
69struct hw_pci __initdata nas100d_pci = { 59struct hw_pci __initdata nas100d_pci = {
diff --git a/arch/arm/mach-ixp4xx/nslu2-pci.c b/arch/arm/mach-ixp4xx/nslu2-pci.c
index 9665bb082107..1eb5a90470bc 100644
--- a/arch/arm/mach-ixp4xx/nslu2-pci.c
+++ b/arch/arm/mach-ixp4xx/nslu2-pci.c
@@ -21,43 +21,35 @@
21#include <asm/mach/pci.h> 21#include <asm/mach/pci.h>
22#include <asm/mach-types.h> 22#include <asm/mach-types.h>
23 23
24#define NSLU2_PCI_MAX_DEV 3 24#define MAX_DEV 3
25#define NSLU2_PCI_IRQ_LINES 3 25#define IRQ_LINES 3
26 26
27/* PCI controller GPIO to IRQ pin mappings */ 27/* PCI controller GPIO to IRQ pin mappings */
28#define NSLU2_PCI_INTA_PIN 11 28#define INTA 11
29#define NSLU2_PCI_INTB_PIN 10 29#define INTB 10
30#define NSLU2_PCI_INTC_PIN 9 30#define INTC 9
31#define NSLU2_PCI_INTD_PIN 8 31#define INTD 8
32#define IRQ_NSLU2_PCI_INTA IRQ_IXP4XX_GPIO11
33#define IRQ_NSLU2_PCI_INTB IRQ_IXP4XX_GPIO10
34#define IRQ_NSLU2_PCI_INTC IRQ_IXP4XX_GPIO9
35 32
36void __init nslu2_pci_preinit(void) 33void __init nslu2_pci_preinit(void)
37{ 34{
38 set_irq_type(IRQ_NSLU2_PCI_INTA, IRQ_TYPE_LEVEL_LOW); 35 set_irq_type(IXP4XX_GPIO_IRQ(INTA), IRQ_TYPE_LEVEL_LOW);
39 set_irq_type(IRQ_NSLU2_PCI_INTB, IRQ_TYPE_LEVEL_LOW); 36 set_irq_type(IXP4XX_GPIO_IRQ(INTB), IRQ_TYPE_LEVEL_LOW);
40 set_irq_type(IRQ_NSLU2_PCI_INTC, IRQ_TYPE_LEVEL_LOW); 37 set_irq_type(IXP4XX_GPIO_IRQ(INTC), IRQ_TYPE_LEVEL_LOW);
41
42 ixp4xx_pci_preinit(); 38 ixp4xx_pci_preinit();
43} 39}
44 40
45static int __init nslu2_map_irq(struct pci_dev *dev, u8 slot, u8 pin) 41static int __init nslu2_map_irq(struct pci_dev *dev, u8 slot, u8 pin)
46{ 42{
47 static int pci_irq_table[NSLU2_PCI_IRQ_LINES] = { 43 static int pci_irq_table[IRQ_LINES] = {
48 IRQ_NSLU2_PCI_INTA, 44 IXP4XX_GPIO_IRQ(INTA),
49 IRQ_NSLU2_PCI_INTB, 45 IXP4XX_GPIO_IRQ(INTB),
50 IRQ_NSLU2_PCI_INTC, 46 IXP4XX_GPIO_IRQ(INTC),
51 }; 47 };
52 48
53 int irq = -1; 49 if (slot >= 1 && slot <= MAX_DEV && pin >= 1 && pin <= IRQ_LINES)
54 50 return pci_irq_table[(slot + pin - 2) % IRQ_LINES];
55 if (slot >= 1 && slot <= NSLU2_PCI_MAX_DEV &&
56 pin >= 1 && pin <= NSLU2_PCI_IRQ_LINES) {
57 irq = pci_irq_table[(slot + pin - 2) % NSLU2_PCI_IRQ_LINES];
58 }
59 51
60 return irq; 52 return -1;
61} 53}
62 54
63struct hw_pci __initdata nslu2_pci = { 55struct hw_pci __initdata nslu2_pci = {