diff options
Diffstat (limited to 'arch/arm/boot/dts/tegra-paz00.dts')
-rw-r--r-- | arch/arm/boot/dts/tegra-paz00.dts | 220 |
1 files changed, 220 insertions, 0 deletions
diff --git a/arch/arm/boot/dts/tegra-paz00.dts b/arch/arm/boot/dts/tegra-paz00.dts index 6c02abb469d..10943fb2561 100644 --- a/arch/arm/boot/dts/tegra-paz00.dts +++ b/arch/arm/boot/dts/tegra-paz00.dts | |||
@@ -10,6 +10,226 @@ | |||
10 | reg = <0x00000000 0x20000000>; | 10 | reg = <0x00000000 0x20000000>; |
11 | }; | 11 | }; |
12 | 12 | ||
13 | pinmux@70000000 { | ||
14 | pinctrl-names = "default"; | ||
15 | pinctrl-0 = <&state_default>; | ||
16 | |||
17 | state_default: pinmux { | ||
18 | ata { | ||
19 | nvidia,pins = "ata", "atc", "atd", "ate", | ||
20 | "dap2", "gmb", "gmc", "gmd", "spia", | ||
21 | "spib", "spic", "spid", "spie"; | ||
22 | nvidia,function = "gmi"; | ||
23 | }; | ||
24 | atb { | ||
25 | nvidia,pins = "atb", "gma", "gme"; | ||
26 | nvidia,function = "sdio4"; | ||
27 | }; | ||
28 | cdev1 { | ||
29 | nvidia,pins = "cdev1"; | ||
30 | nvidia,function = "plla_out"; | ||
31 | }; | ||
32 | cdev2 { | ||
33 | nvidia,pins = "cdev2"; | ||
34 | nvidia,function = "pllp_out4"; | ||
35 | }; | ||
36 | crtp { | ||
37 | nvidia,pins = "crtp"; | ||
38 | nvidia,function = "crt"; | ||
39 | }; | ||
40 | csus { | ||
41 | nvidia,pins = "csus"; | ||
42 | nvidia,function = "pllc_out1"; | ||
43 | }; | ||
44 | dap1 { | ||
45 | nvidia,pins = "dap1"; | ||
46 | nvidia,function = "dap1"; | ||
47 | }; | ||
48 | dap3 { | ||
49 | nvidia,pins = "dap3"; | ||
50 | nvidia,function = "dap3"; | ||
51 | }; | ||
52 | dap4 { | ||
53 | nvidia,pins = "dap4"; | ||
54 | nvidia,function = "dap4"; | ||
55 | }; | ||
56 | ddc { | ||
57 | nvidia,pins = "ddc"; | ||
58 | nvidia,function = "i2c2"; | ||
59 | }; | ||
60 | dta { | ||
61 | nvidia,pins = "dta", "dtb", "dtc", "dtd", "dte"; | ||
62 | nvidia,function = "rsvd1"; | ||
63 | }; | ||
64 | dtf { | ||
65 | nvidia,pins = "dtf"; | ||
66 | nvidia,function = "i2c3"; | ||
67 | }; | ||
68 | gpu { | ||
69 | nvidia,pins = "gpu", "sdb", "sdd"; | ||
70 | nvidia,function = "pwm"; | ||
71 | }; | ||
72 | gpu7 { | ||
73 | nvidia,pins = "gpu7"; | ||
74 | nvidia,function = "rtck"; | ||
75 | }; | ||
76 | gpv { | ||
77 | nvidia,pins = "gpv", "slxa", "slxk"; | ||
78 | nvidia,function = "pcie"; | ||
79 | }; | ||
80 | hdint { | ||
81 | nvidia,pins = "hdint", "pta"; | ||
82 | nvidia,function = "hdmi"; | ||
83 | }; | ||
84 | i2cp { | ||
85 | nvidia,pins = "i2cp"; | ||
86 | nvidia,function = "i2cp"; | ||
87 | }; | ||
88 | irrx { | ||
89 | nvidia,pins = "irrx", "irtx"; | ||
90 | nvidia,function = "uarta"; | ||
91 | }; | ||
92 | kbca { | ||
93 | nvidia,pins = "kbca", "kbcc", "kbce", "kbcf"; | ||
94 | nvidia,function = "kbc"; | ||
95 | }; | ||
96 | kbcb { | ||
97 | nvidia,pins = "kbcb", "kbcd"; | ||
98 | nvidia,function = "sdio2"; | ||
99 | }; | ||
100 | lcsn { | ||
101 | nvidia,pins = "lcsn", "ld0", "ld1", "ld2", | ||
102 | "ld3", "ld4", "ld5", "ld6", "ld7", | ||
103 | "ld8", "ld9", "ld10", "ld11", "ld12", | ||
104 | "ld13", "ld14", "ld15", "ld16", "ld17", | ||
105 | "ldc", "ldi", "lhp0", "lhp1", "lhp2", | ||
106 | "lhs", "lm0", "lm1", "lpp", "lpw0", | ||
107 | "lpw1", "lpw2", "lsc0", "lsc1", "lsck", | ||
108 | "lsda", "lsdi", "lspi", "lvp0", "lvp1", | ||
109 | "lvs"; | ||
110 | nvidia,function = "displaya"; | ||
111 | }; | ||
112 | owc { | ||
113 | nvidia,pins = "owc"; | ||
114 | nvidia,function = "owr"; | ||
115 | }; | ||
116 | pmc { | ||
117 | nvidia,pins = "pmc"; | ||
118 | nvidia,function = "pwr_on"; | ||
119 | }; | ||
120 | rm { | ||
121 | nvidia,pins = "rm"; | ||
122 | nvidia,function = "i2c1"; | ||
123 | }; | ||
124 | sdc { | ||
125 | nvidia,pins = "sdc"; | ||
126 | nvidia,function = "twc"; | ||
127 | }; | ||
128 | sdio1 { | ||
129 | nvidia,pins = "sdio1"; | ||
130 | nvidia,function = "sdio1"; | ||
131 | }; | ||
132 | slxc { | ||
133 | nvidia,pins = "slxc", "slxd"; | ||
134 | nvidia,function = "spi4"; | ||
135 | }; | ||
136 | spdi { | ||
137 | nvidia,pins = "spdi", "spdo"; | ||
138 | nvidia,function = "rsvd2"; | ||
139 | }; | ||
140 | spif { | ||
141 | nvidia,pins = "spif", "uac"; | ||
142 | nvidia,function = "rsvd4"; | ||
143 | }; | ||
144 | spig { | ||
145 | nvidia,pins = "spig", "spih"; | ||
146 | nvidia,function = "spi2_alt"; | ||
147 | }; | ||
148 | uaa { | ||
149 | nvidia,pins = "uaa", "uab", "uda"; | ||
150 | nvidia,function = "ulpi"; | ||
151 | }; | ||
152 | uad { | ||
153 | nvidia,pins = "uad"; | ||
154 | nvidia,function = "spdif"; | ||
155 | }; | ||
156 | uca { | ||
157 | nvidia,pins = "uca", "ucb"; | ||
158 | nvidia,function = "uartc"; | ||
159 | }; | ||
160 | conf_ata { | ||
161 | nvidia,pins = "ata", "atb", "atc", "atd", "ate", | ||
162 | "cdev1", "dap1", "dap2", "dtf", "gma", | ||
163 | "gmb", "gmc", "gmd", "gme", "gpu", | ||
164 | "gpu7", "gpv", "i2cp", "pta", "rm", | ||
165 | "sdio1", "slxk", "spdo", "uac", "uda"; | ||
166 | nvidia,pull = <0>; | ||
167 | nvidia,tristate = <0>; | ||
168 | }; | ||
169 | conf_cdev2 { | ||
170 | nvidia,pins = "cdev2"; | ||
171 | nvidia,pull = <1>; | ||
172 | nvidia,tristate = <0>; | ||
173 | }; | ||
174 | conf_ck32 { | ||
175 | nvidia,pins = "ck32", "ddrc", "pmca", "pmcb", | ||
176 | "pmcc", "pmcd", "pmce", "xm2c", "xm2d"; | ||
177 | nvidia,pull = <0>; | ||
178 | }; | ||
179 | conf_crtp { | ||
180 | nvidia,pins = "crtp", "dap3", "dap4", "dtb", | ||
181 | "dtc", "dte", "slxa", "slxc", "slxd", | ||
182 | "spdi"; | ||
183 | nvidia,pull = <0>; | ||
184 | nvidia,tristate = <1>; | ||
185 | }; | ||
186 | conf_csus { | ||
187 | nvidia,pins = "csus", "spia", "spib", "spid", | ||
188 | "spif"; | ||
189 | nvidia,pull = <1>; | ||
190 | nvidia,tristate = <1>; | ||
191 | }; | ||
192 | conf_ddc { | ||
193 | nvidia,pins = "ddc", "irrx", "irtx", "kbca", | ||
194 | "kbcb", "kbcc", "kbcd", "kbce", "kbcf", | ||
195 | "spic", "spig", "uaa", "uab"; | ||
196 | nvidia,pull = <2>; | ||
197 | nvidia,tristate = <0>; | ||
198 | }; | ||
199 | conf_dta { | ||
200 | nvidia,pins = "dta", "dtd", "owc", "sdc", "sdd", | ||
201 | "spie", "spih", "uad", "uca", "ucb"; | ||
202 | nvidia,pull = <2>; | ||
203 | nvidia,tristate = <1>; | ||
204 | }; | ||
205 | conf_hdint { | ||
206 | nvidia,pins = "hdint", "ld0", "ld1", "ld2", | ||
207 | "ld3", "ld4", "ld5", "ld6", "ld7", | ||
208 | "ld8", "ld9", "ld10", "ld11", "ld12", | ||
209 | "ld13", "ld14", "ld15", "ld16", "ld17", | ||
210 | "ldc", "ldi", "lhs", "lsc0", "lspi", | ||
211 | "lvs", "pmc"; | ||
212 | nvidia,tristate = <0>; | ||
213 | }; | ||
214 | conf_lc { | ||
215 | nvidia,pins = "lc", "ls"; | ||
216 | nvidia,pull = <2>; | ||
217 | }; | ||
218 | conf_lcsn { | ||
219 | nvidia,pins = "lcsn", "lhp0", "lhp1", "lhp2", | ||
220 | "lm0", "lm1", "lpp", "lpw0", "lpw1", | ||
221 | "lpw2", "lsc1", "lsck", "lsda", "lsdi", | ||
222 | "lvp0", "lvp1", "sdb"; | ||
223 | nvidia,tristate = <1>; | ||
224 | }; | ||
225 | conf_ld17_0 { | ||
226 | nvidia,pins = "ld17_0", "ld19_18", "ld21_20", | ||
227 | "ld23_22"; | ||
228 | nvidia,pull = <1>; | ||
229 | }; | ||
230 | }; | ||
231 | }; | ||
232 | |||
13 | i2c@7000c000 { | 233 | i2c@7000c000 { |
14 | clock-frequency = <400000>; | 234 | clock-frequency = <400000>; |
15 | 235 | ||