summaryrefslogtreecommitdiffstats
path: root/arch/arm
diff options
context:
space:
mode:
authorTony Lindgren <tony@atomide.com>2017-12-14 11:23:33 -0500
committerTony Lindgren <tony@atomide.com>2017-12-14 11:23:33 -0500
commita7cb4671e1d98d5b49957e1599469c301d7d352d (patch)
tree86f62e09dc66adc5d4ef9781464de5a77c8d2e3b /arch/arm
parentfdf3632938a646c13f7407f2f8c33ff81eed9c76 (diff)
ARM: OMAP2+: Drop unused legacy data for prcm_reg_id and module_bit
We are now using clock drivers in driver/clk/ti for enabling and disabling modules and these are all unused. Let's also remove the related unused defines in cm-regbits-24xx.h and cm-regbits-34xx.h. Reported-by: H. Nikolaus Schaller <hns@goldelico.com> Cc: Paul Walmsley <paul@pwsan.com> Signed-off-by: Tony Lindgren <tony@atomide.com>
Diffstat (limited to 'arch/arm')
-rw-r--r--arch/arm/mach-omap2/cm-regbits-24xx.h81
-rw-r--r--arch/arm/mach-omap2/cm-regbits-34xx.h162
-rw-r--r--arch/arm/mach-omap2/omap_hwmod.h6
-rw-r--r--arch/arm/mach-omap2/omap_hwmod_2420_data.c14
-rw-r--r--arch/arm/mach-omap2/omap_hwmod_2430_data.c28
-rw-r--r--arch/arm/mach-omap2/omap_hwmod_2xxx_ipblock_data.c64
-rw-r--r--arch/arm/mach-omap2/omap_hwmod_3xxx_data.c132
7 files changed, 1 insertions, 486 deletions
diff --git a/arch/arm/mach-omap2/cm-regbits-24xx.h b/arch/arm/mach-omap2/cm-regbits-24xx.h
index d7a5d11cbcbf..9ff0fc70f152 100644
--- a/arch/arm/mach-omap2/cm-regbits-24xx.h
+++ b/arch/arm/mach-omap2/cm-regbits-24xx.h
@@ -14,38 +14,8 @@
14 * published by the Free Software Foundation. 14 * published by the Free Software Foundation.
15 */ 15 */
16 16
17#define OMAP24XX_EN_CAM_SHIFT 31
18#define OMAP24XX_EN_WDT4_SHIFT 29
19#define OMAP2420_EN_WDT3_SHIFT 28
20#define OMAP24XX_EN_MSPRO_SHIFT 27
21#define OMAP24XX_EN_FAC_SHIFT 25
22#define OMAP2420_EN_EAC_SHIFT 24
23#define OMAP24XX_EN_HDQ_SHIFT 23
24#define OMAP2420_EN_I2C2_SHIFT 20
25#define OMAP2420_EN_I2C1_SHIFT 19
26#define OMAP2430_EN_MCBSP5_SHIFT 5
27#define OMAP2430_EN_MCBSP4_SHIFT 4
28#define OMAP2430_EN_MCBSP3_SHIFT 3
29#define OMAP24XX_EN_SSI_SHIFT 1
30#define OMAP24XX_EN_MPU_WDT_SHIFT 3
31#define OMAP24XX_CLKSEL_MPU_SHIFT 0
32#define OMAP24XX_CLKSEL_MPU_WIDTH 5
33#define OMAP24XX_AUTOSTATE_MPU_MASK (1 << 0) 17#define OMAP24XX_AUTOSTATE_MPU_MASK (1 << 0)
34#define OMAP24XX_EN_TV_SHIFT 2
35#define OMAP24XX_EN_DSS2_SHIFT 1
36#define OMAP24XX_EN_DSS1_SHIFT 0
37#define OMAP24XX_EN_DSS1_MASK (1 << 0) 18#define OMAP24XX_EN_DSS1_MASK (1 << 0)
38#define OMAP2430_EN_I2CHS2_SHIFT 20
39#define OMAP2430_EN_I2CHS1_SHIFT 19
40#define OMAP2430_EN_MMCHSDB2_SHIFT 17
41#define OMAP2430_EN_MMCHSDB1_SHIFT 16
42#define OMAP24XX_EN_MAILBOXES_SHIFT 30
43#define OMAP2430_EN_SDRC_SHIFT 2
44#define OMAP24XX_EN_PKA_SHIFT 4
45#define OMAP24XX_EN_AES_SHIFT 3
46#define OMAP24XX_EN_RNG_SHIFT 2
47#define OMAP24XX_EN_SHA_SHIFT 1
48#define OMAP24XX_EN_DES_SHIFT 0
49#define OMAP24XX_ST_MAILBOXES_SHIFT 30 19#define OMAP24XX_ST_MAILBOXES_SHIFT 30
50#define OMAP24XX_ST_HDQ_SHIFT 23 20#define OMAP24XX_ST_HDQ_SHIFT 23
51#define OMAP2420_ST_I2C2_SHIFT 20 21#define OMAP2420_ST_I2C2_SHIFT 20
@@ -54,81 +24,30 @@
54#define OMAP2430_ST_I2CHS2_SHIFT 20 24#define OMAP2430_ST_I2CHS2_SHIFT 20
55#define OMAP24XX_ST_MCBSP2_SHIFT 16 25#define OMAP24XX_ST_MCBSP2_SHIFT 16
56#define OMAP24XX_ST_MCBSP1_SHIFT 15 26#define OMAP24XX_ST_MCBSP1_SHIFT 15
57#define OMAP24XX_ST_DSS_SHIFT 0
58#define OMAP2430_ST_MCBSP5_SHIFT 5 27#define OMAP2430_ST_MCBSP5_SHIFT 5
59#define OMAP2430_ST_MCBSP4_SHIFT 4 28#define OMAP2430_ST_MCBSP4_SHIFT 4
60#define OMAP2430_ST_MCBSP3_SHIFT 3 29#define OMAP2430_ST_MCBSP3_SHIFT 3
61#define OMAP24XX_ST_AES_SHIFT 3 30#define OMAP24XX_ST_AES_SHIFT 3
62#define OMAP24XX_ST_RNG_SHIFT 2 31#define OMAP24XX_ST_RNG_SHIFT 2
63#define OMAP24XX_ST_SHA_SHIFT 1 32#define OMAP24XX_ST_SHA_SHIFT 1
64#define OMAP24XX_AUTO_SDRC_SHIFT 2
65#define OMAP24XX_AUTO_GPMC_SHIFT 1
66#define OMAP24XX_AUTO_SDMA_SHIFT 0
67#define OMAP24XX_CLKSEL_USB_MASK (0x7 << 25)
68#define OMAP24XX_CLKSEL_SSI_MASK (0x1f << 20)
69#define OMAP2420_CLKSEL_VLYNQ_MASK (0x1f << 15)
70#define OMAP24XX_CLKSEL_DSS2_MASK (0x1 << 13) 33#define OMAP24XX_CLKSEL_DSS2_MASK (0x1 << 13)
71#define OMAP24XX_CLKSEL_DSS1_MASK (0x1f << 8)
72#define OMAP24XX_CLKSEL_L4_SHIFT 5
73#define OMAP24XX_CLKSEL_L4_WIDTH 2
74#define OMAP24XX_CLKSEL_L3_SHIFT 0
75#define OMAP24XX_CLKSEL_L3_WIDTH 5
76#define OMAP24XX_CLKSEL_GPT12_MASK (0x3 << 22)
77#define OMAP24XX_CLKSEL_GPT11_MASK (0x3 << 20)
78#define OMAP24XX_CLKSEL_GPT10_MASK (0x3 << 18)
79#define OMAP24XX_CLKSEL_GPT9_MASK (0x3 << 16)
80#define OMAP24XX_CLKSEL_GPT8_MASK (0x3 << 14)
81#define OMAP24XX_CLKSEL_GPT7_MASK (0x3 << 12)
82#define OMAP24XX_CLKSEL_GPT6_MASK (0x3 << 10)
83#define OMAP24XX_CLKSEL_GPT5_MASK (0x3 << 8)
84#define OMAP24XX_CLKSEL_GPT4_MASK (0x3 << 6)
85#define OMAP24XX_CLKSEL_GPT3_MASK (0x3 << 4)
86#define OMAP24XX_CLKSEL_GPT2_MASK (0x3 << 2)
87#define OMAP24XX_AUTOSTATE_DSS_MASK (1 << 2) 34#define OMAP24XX_AUTOSTATE_DSS_MASK (1 << 2)
88#define OMAP24XX_AUTOSTATE_L4_MASK (1 << 1) 35#define OMAP24XX_AUTOSTATE_L4_MASK (1 << 1)
89#define OMAP24XX_AUTOSTATE_L3_MASK (1 << 0) 36#define OMAP24XX_AUTOSTATE_L3_MASK (1 << 0)
90#define OMAP24XX_EN_3D_SHIFT 2
91#define OMAP24XX_EN_2D_SHIFT 1
92#define OMAP24XX_AUTOSTATE_GFX_MASK (1 << 0) 37#define OMAP24XX_AUTOSTATE_GFX_MASK (1 << 0)
93#define OMAP2430_EN_ICR_SHIFT 6
94#define OMAP24XX_EN_OMAPCTRL_SHIFT 5
95#define OMAP24XX_EN_WDT1_SHIFT 4
96#define OMAP24XX_EN_32KSYNC_SHIFT 1
97#define OMAP24XX_ST_MPU_WDT_SHIFT 3 38#define OMAP24XX_ST_MPU_WDT_SHIFT 3
98#define OMAP24XX_ST_32KSYNC_SHIFT 1 39#define OMAP24XX_ST_32KSYNC_SHIFT 1
99#define OMAP24XX_CLKSEL_GPT1_MASK (0x3 << 0)
100#define OMAP24XX_EN_54M_PLL_SHIFT 6 40#define OMAP24XX_EN_54M_PLL_SHIFT 6
101#define OMAP24XX_EN_96M_PLL_SHIFT 2 41#define OMAP24XX_EN_96M_PLL_SHIFT 2
102#define OMAP24XX_EN_DPLL_MASK (0x3 << 0)
103#define OMAP24XX_ST_54M_APLL_SHIFT 9 42#define OMAP24XX_ST_54M_APLL_SHIFT 9
104#define OMAP24XX_ST_96M_APLL_SHIFT 8 43#define OMAP24XX_ST_96M_APLL_SHIFT 8
105#define OMAP24XX_AUTO_54M_MASK (0x3 << 6) 44#define OMAP24XX_AUTO_54M_MASK (0x3 << 6)
106#define OMAP24XX_AUTO_96M_MASK (0x3 << 2) 45#define OMAP24XX_AUTO_96M_MASK (0x3 << 2)
107#define OMAP24XX_AUTO_DPLL_SHIFT 0 46#define OMAP24XX_AUTO_DPLL_SHIFT 0
108#define OMAP24XX_AUTO_DPLL_MASK (0x3 << 0) 47#define OMAP24XX_AUTO_DPLL_MASK (0x3 << 0)
109#define OMAP24XX_APLLS_CLKIN_SHIFT 23
110#define OMAP24XX_APLLS_CLKIN_WIDTH 3
111#define OMAP24XX_APLLS_CLKIN_MASK (0x7 << 23)
112#define OMAP24XX_DPLL_MULT_MASK (0x3ff << 12)
113#define OMAP24XX_DPLL_DIV_MASK (0xf << 8)
114#define OMAP24XX_54M_SOURCE_SHIFT 5
115#define OMAP24XX_54M_SOURCE_WIDTH 1
116#define OMAP2430_96M_SOURCE_SHIFT 4
117#define OMAP2430_96M_SOURCE_WIDTH 1
118#define OMAP24XX_48M_SOURCE_MASK (1 << 3)
119#define OMAP24XX_CORE_CLK_SRC_MASK (0x3 << 0) 48#define OMAP24XX_CORE_CLK_SRC_MASK (0x3 << 0)
120#define OMAP2420_EN_IVA_COP_SHIFT 10
121#define OMAP2420_EN_IVA_MPU_SHIFT 8
122#define OMAP24XX_CM_FCLKEN_DSP_EN_DSP_SHIFT 0
123#define OMAP2420_EN_DSP_IPI_SHIFT 1
124#define OMAP2420_CLKSEL_IVA_MASK (0x1f << 8)
125#define OMAP24XX_CLKSEL_DSP_IF_MASK (0x3 << 5)
126#define OMAP24XX_CLKSEL_DSP_MASK (0x1f << 0)
127#define OMAP2420_AUTOSTATE_IVA_MASK (1 << 8) 49#define OMAP2420_AUTOSTATE_IVA_MASK (1 << 8)
128#define OMAP24XX_AUTOSTATE_DSP_MASK (1 << 0) 50#define OMAP24XX_AUTOSTATE_DSP_MASK (1 << 0)
129#define OMAP2430_EN_OSC_SHIFT 1
130#define OMAP2430_CM_ICLKEN_MDM_EN_MDM_SHIFT 0
131#define OMAP2430_CLKSEL_MDM_MASK (0xf << 0)
132#define OMAP2430_AUTOSTATE_MDM_MASK (1 << 0) 51#define OMAP2430_AUTOSTATE_MDM_MASK (1 << 0)
133#define OMAP24XX_CLKSTCTRL_DISABLE_AUTO 0x0 52#define OMAP24XX_CLKSTCTRL_DISABLE_AUTO 0x0
134#define OMAP24XX_CLKSTCTRL_ENABLE_AUTO 0x1 53#define OMAP24XX_CLKSTCTRL_ENABLE_AUTO 0x1
diff --git a/arch/arm/mach-omap2/cm-regbits-34xx.h b/arch/arm/mach-omap2/cm-regbits-34xx.h
index ee6c784cd6b7..38656ce2432c 100644
--- a/arch/arm/mach-omap2/cm-regbits-34xx.h
+++ b/arch/arm/mach-omap2/cm-regbits-34xx.h
@@ -14,68 +14,11 @@
14 * published by the Free Software Foundation. 14 * published by the Free Software Foundation.
15 */ 15 */
16 16
17#define OMAP3430ES2_EN_MMC3_SHIFT 30
18#define OMAP3430_EN_MSPRO_SHIFT 23
19#define OMAP3430_EN_HDQ_SHIFT 22
20#define OMAP3430ES1_EN_FSHOSTUSB_SHIFT 5
21#define OMAP3430ES1_EN_D2D_SHIFT 3
22#define OMAP3430_EN_SSI_SHIFT 0
23#define OMAP3430ES2_EN_USBTLL_SHIFT 2
24#define OMAP3430_EN_WDT2_SHIFT 5
25#define OMAP3430_EN_CAM_SHIFT 0
26#define OMAP3430_EN_WDT3_SHIFT 12
27#define OMAP3430_CM_FCLKEN_IVA2_EN_IVA2_MASK (1 << 0) 17#define OMAP3430_CM_FCLKEN_IVA2_EN_IVA2_MASK (1 << 0)
28#define OMAP3430_CM_FCLKEN_IVA2_EN_IVA2_SHIFT 0
29#define OMAP3430_IVA2_DPLL_FREQSEL_SHIFT 4
30#define OMAP3430_IVA2_DPLL_FREQSEL_MASK (0xf << 4)
31#define OMAP3430_EN_IVA2_DPLL_DRIFTGUARD_SHIFT 3
32#define OMAP3430_EN_IVA2_DPLL_SHIFT 0
33#define OMAP3430_EN_IVA2_DPLL_MASK (0x7 << 0)
34#define OMAP3430_ST_IVA2_SHIFT 0 18#define OMAP3430_ST_IVA2_SHIFT 0
35#define OMAP3430_ST_IVA2_CLK_MASK (1 << 0)
36#define OMAP3430_AUTO_IVA2_DPLL_SHIFT 0
37#define OMAP3430_AUTO_IVA2_DPLL_MASK (0x7 << 0)
38#define OMAP3430_IVA2_CLK_SRC_SHIFT 19
39#define OMAP3430_IVA2_CLK_SRC_WIDTH 3
40#define OMAP3430_IVA2_DPLL_MULT_MASK (0x7ff << 8)
41#define OMAP3430_IVA2_DPLL_DIV_MASK (0x7f << 0)
42#define OMAP3430_IVA2_DPLL_CLKOUT_DIV_SHIFT 0
43#define OMAP3430_IVA2_DPLL_CLKOUT_DIV_WIDTH 5
44#define OMAP3430_CLKTRCTRL_IVA2_MASK (0x3 << 0) 19#define OMAP3430_CLKTRCTRL_IVA2_MASK (0x3 << 0)
45#define OMAP3430_CLKACTIVITY_IVA2_MASK (1 << 0) 20#define OMAP3430_CLKACTIVITY_IVA2_MASK (1 << 0)
46#define OMAP3430_MPU_DPLL_FREQSEL_MASK (0xf << 4)
47#define OMAP3430_EN_MPU_DPLL_DRIFTGUARD_SHIFT 3
48#define OMAP3430_EN_MPU_DPLL_MASK (0x7 << 0)
49#define OMAP3430_ST_MPU_CLK_SHIFT 0
50#define OMAP3430_ST_MPU_CLK_MASK (1 << 0)
51#define OMAP3430_ST_MPU_CLK_WIDTH 1
52#define OMAP3430_AUTO_MPU_DPLL_MASK (0x7 << 0)
53#define OMAP3430_MPU_CLK_SRC_SHIFT 19
54#define OMAP3430_MPU_CLK_SRC_WIDTH 3
55#define OMAP3430_MPU_DPLL_MULT_MASK (0x7ff << 8)
56#define OMAP3430_MPU_DPLL_DIV_MASK (0x7f << 0)
57#define OMAP3430_MPU_DPLL_CLKOUT_DIV_SHIFT 0
58#define OMAP3430_MPU_DPLL_CLKOUT_DIV_WIDTH 5
59#define OMAP3430_CLKTRCTRL_MPU_MASK (0x3 << 0) 21#define OMAP3430_CLKTRCTRL_MPU_MASK (0x3 << 0)
60#define OMAP3430_EN_MODEM_SHIFT 31
61#define OMAP3430_EN_ICR_SHIFT 29
62#define OMAP3430_EN_AES2_SHIFT 28
63#define OMAP3430_EN_SHA12_SHIFT 27
64#define OMAP3430_EN_DES2_SHIFT 26
65#define OMAP3430ES1_EN_FAC_SHIFT 8
66#define OMAP3430_EN_MAILBOXES_SHIFT 7
67#define OMAP3430_EN_OMAPCTRL_SHIFT 6
68#define OMAP3430_EN_SAD2D_SHIFT 3
69#define OMAP3430_EN_SDRC_SHIFT 1
70#define AM35XX_EN_IPSS_SHIFT 4
71#define OMAP3430_EN_PKA_SHIFT 4
72#define OMAP3430_EN_AES1_SHIFT 3
73#define OMAP3430_EN_RNG_SHIFT 2
74#define OMAP3430_EN_SHA11_SHIFT 1
75#define OMAP3430_EN_DES1_SHIFT 0
76#define OMAP3430_EN_MAD2D_SHIFT 3
77#define OMAP3430ES2_EN_TS_SHIFT 1
78#define OMAP3430ES2_EN_CPEFUSE_SHIFT 0
79#define OMAP3430_ST_AES2_SHIFT 28 22#define OMAP3430_ST_AES2_SHIFT 28
80#define OMAP3430_ST_SHA12_SHIFT 27 23#define OMAP3430_ST_SHA12_SHIFT 27
81#define AM35XX_ST_UART4_SHIFT 23 24#define AM35XX_ST_UART4_SHIFT 23
@@ -84,131 +27,26 @@
84#define OMAP3430_ST_MAILBOXES_SHIFT 7 27#define OMAP3430_ST_MAILBOXES_SHIFT 7
85#define OMAP3430_ST_SAD2D_SHIFT 3 28#define OMAP3430_ST_SAD2D_SHIFT 3
86#define OMAP3430_ST_SDMA_SHIFT 2 29#define OMAP3430_ST_SDMA_SHIFT 2
87#define AM35XX_ST_IPSS_SHIFT 5
88#define OMAP3430ES2_ST_USBTLL_SHIFT 2 30#define OMAP3430ES2_ST_USBTLL_SHIFT 2
89#define OMAP3430_CLKSEL_SSI_MASK (0xf << 8)
90#define OMAP3430_CLKSEL_GPT11_MASK (1 << 7)
91#define OMAP3430_CLKSEL_GPT10_MASK (1 << 6)
92#define OMAP3430ES1_CLKSEL_FSHOSTUSB_MASK (0x3 << 4)
93#define OMAP3430_CLKSEL_L4_SHIFT 2
94#define OMAP3430_CLKSEL_L4_WIDTH 2
95#define OMAP3430_CLKSEL_L3_SHIFT 0
96#define OMAP3430_CLKSEL_L3_WIDTH 2
97#define OMAP3630_CLKSEL_96M_MASK (0x3 << 12)
98#define OMAP3430ES1_CLKTRCTRL_D2D_MASK (0x3 << 4) 31#define OMAP3430ES1_CLKTRCTRL_D2D_MASK (0x3 << 4)
99#define OMAP3430_CLKTRCTRL_L4_MASK (0x3 << 2) 32#define OMAP3430_CLKTRCTRL_L4_MASK (0x3 << 2)
100#define OMAP3430_CLKTRCTRL_L3_MASK (0x3 << 0) 33#define OMAP3430_CLKTRCTRL_L3_MASK (0x3 << 0)
101#define OMAP3430ES1_EN_3D_SHIFT 2
102#define OMAP3430ES1_EN_2D_SHIFT 1
103#define OMAP3430ES1_CLKTRCTRL_GFX_MASK (0x3 << 0) 34#define OMAP3430ES1_CLKTRCTRL_GFX_MASK (0x3 << 0)
104#define OMAP3430ES2_CM_FCLKEN_SGX_EN_SGX_SHIFT 1
105#define OMAP3430ES2_CM_ICLKEN_SGX_EN_SGX_SHIFT 0
106#define OMAP3430ES2_CLKSEL_SGX_MASK (0x7 << 0)
107#define OMAP3430ES2_CLKTRCTRL_SGX_MASK (0x3 << 0) 35#define OMAP3430ES2_CLKTRCTRL_SGX_MASK (0x3 << 0)
108#define OMAP3430ES2_EN_USIMOCP_SHIFT 9
109#define OMAP3430_EN_WDT1_SHIFT 4
110#define OMAP3430_EN_32KSYNC_SHIFT 2
111#define OMAP3430_ST_WDT2_SHIFT 5 36#define OMAP3430_ST_WDT2_SHIFT 5
112#define OMAP3430_ST_32KSYNC_SHIFT 2 37#define OMAP3430_ST_32KSYNC_SHIFT 2
113#define OMAP3430ES2_CLKSEL_USIMOCP_MASK (0xf << 3)
114#define OMAP3430_CLKSEL_RM_SHIFT 1
115#define OMAP3430_CLKSEL_RM_WIDTH 2
116#define OMAP3430_CLKSEL_GPT1_MASK (1 << 0)
117#define OMAP3430_PWRDN_EMU_PERIPH_SHIFT 31
118#define OMAP3430_PWRDN_CAM_SHIFT 30
119#define OMAP3430_PWRDN_DSS1_SHIFT 29
120#define OMAP3430_PWRDN_TV_SHIFT 28
121#define OMAP3430_PWRDN_96M_SHIFT 27
122#define OMAP3430_PERIPH_DPLL_FREQSEL_MASK (0xf << 20)
123#define OMAP3430_EN_PERIPH_DPLL_DRIFTGUARD_SHIFT 19
124#define OMAP3430_EN_PERIPH_DPLL_MASK (0x7 << 16)
125#define OMAP3430_PWRDN_EMU_CORE_SHIFT 12
126#define OMAP3430_CORE_DPLL_FREQSEL_MASK (0xf << 4)
127#define OMAP3430_EN_CORE_DPLL_DRIFTGUARD_SHIFT 3
128#define OMAP3430_EN_CORE_DPLL_MASK (0x7 << 0)
129#define OMAP3430ES2_PERIPH2_DPLL_FREQSEL_MASK (0xf << 4)
130#define OMAP3430ES2_EN_PERIPH2_DPLL_DRIFTGUARD_SHIFT 3
131#define OMAP3430ES2_EN_PERIPH2_DPLL_MASK (0x7 << 0)
132#define OMAP3430_ST_PERIPH_CLK_MASK (1 << 1)
133#define OMAP3430_ST_CORE_CLK_MASK (1 << 0)
134#define OMAP3430ES2_ST_PERIPH2_CLK_MASK (1 << 0)
135#define OMAP3430_AUTO_PERIPH_DPLL_MASK (0x7 << 3) 38#define OMAP3430_AUTO_PERIPH_DPLL_MASK (0x7 << 3)
136#define OMAP3430_AUTO_CORE_DPLL_MASK (0x7 << 0)
137#define OMAP3430ES2_AUTO_PERIPH2_DPLL_MASK (0x7 << 0)
138#define OMAP3430_CORE_DPLL_CLKOUT_DIV_SHIFT 27
139#define OMAP3430_CORE_DPLL_CLKOUT_DIV_WIDTH 5
140#define OMAP3430_CORE_DPLL_MULT_MASK (0x7ff << 16)
141#define OMAP3430_CORE_DPLL_DIV_MASK (0x7f << 8)
142#define OMAP3430_SOURCE_96M_SHIFT 6
143#define OMAP3430_SOURCE_96M_WIDTH 1
144#define OMAP3430_SOURCE_54M_SHIFT 5
145#define OMAP3430_SOURCE_54M_WIDTH 1
146#define OMAP3430_SOURCE_48M_MASK (1 << 3)
147#define OMAP3430_PERIPH_DPLL_MULT_MASK (0x7ff << 8)
148#define OMAP3630_PERIPH_DPLL_MULT_MASK (0xfff << 8)
149#define OMAP3430_PERIPH_DPLL_DIV_MASK (0x7f << 0)
150#define OMAP3630_PERIPH_DPLL_DCO_SEL_MASK (0x7 << 21)
151#define OMAP3630_PERIPH_DPLL_SD_DIV_MASK (0xff << 24)
152#define OMAP3430_DIV_96M_SHIFT 0
153#define OMAP3630_DIV_96M_WIDTH 6
154#define OMAP3430ES2_PERIPH2_DPLL_MULT_MASK (0x7ff << 8)
155#define OMAP3430ES2_PERIPH2_DPLL_DIV_MASK (0x7f << 0)
156#define OMAP3430ES2_DIV_120M_SHIFT 0
157#define OMAP3430ES2_DIV_120M_WIDTH 5
158#define OMAP3430_CLKOUT2_EN_SHIFT 7
159#define OMAP3430_CLKOUT2_DIV_SHIFT 3
160#define OMAP3430_CLKOUT2_DIV_WIDTH 3
161#define OMAP3430_CLKOUT2SOURCE_MASK (0x3 << 0)
162#define OMAP3430_EN_TV_SHIFT 2
163#define OMAP3430_EN_DSS2_SHIFT 1
164#define OMAP3430_EN_DSS1_SHIFT 0
165#define OMAP3430_CM_ICLKEN_DSS_EN_DSS_SHIFT 0
166#define OMAP3430ES2_ST_DSS_IDLE_SHIFT 1 39#define OMAP3430ES2_ST_DSS_IDLE_SHIFT 1
167#define OMAP3430ES2_ST_DSS_STDBY_SHIFT 0
168#define OMAP3430ES1_ST_DSS_SHIFT 0
169#define OMAP3430_CLKSEL_TV_SHIFT 8
170#define OMAP3630_CLKSEL_TV_WIDTH 6
171#define OMAP3430_CLKSEL_DSS1_SHIFT 0
172#define OMAP3630_CLKSEL_DSS1_WIDTH 6
173#define OMAP3430_CLKTRCTRL_DSS_MASK (0x3 << 0) 40#define OMAP3430_CLKTRCTRL_DSS_MASK (0x3 << 0)
174#define OMAP3430_EN_CSI2_SHIFT 1
175#define OMAP3430_CLKSEL_CAM_SHIFT 0
176#define OMAP3630_CLKSEL_CAM_WIDTH 6
177#define OMAP3430_CLKTRCTRL_CAM_MASK (0x3 << 0) 41#define OMAP3430_CLKTRCTRL_CAM_MASK (0x3 << 0)
178#define OMAP3430_ST_MCBSP4_SHIFT 2 42#define OMAP3430_ST_MCBSP4_SHIFT 2
179#define OMAP3430_ST_MCBSP3_SHIFT 1 43#define OMAP3430_ST_MCBSP3_SHIFT 1
180#define OMAP3430_ST_MCBSP2_SHIFT 0 44#define OMAP3430_ST_MCBSP2_SHIFT 0
181#define OMAP3430_CLKSEL_GPT9_MASK (1 << 7)
182#define OMAP3430_CLKSEL_GPT8_MASK (1 << 6)
183#define OMAP3430_CLKSEL_GPT7_MASK (1 << 5)
184#define OMAP3430_CLKSEL_GPT6_MASK (1 << 4)
185#define OMAP3430_CLKSEL_GPT5_MASK (1 << 3)
186#define OMAP3430_CLKSEL_GPT4_MASK (1 << 2)
187#define OMAP3430_CLKSEL_GPT3_MASK (1 << 1)
188#define OMAP3430_CLKSEL_GPT2_MASK (1 << 0)
189#define OMAP3430_CLKTRCTRL_PER_MASK (0x3 << 0) 45#define OMAP3430_CLKTRCTRL_PER_MASK (0x3 << 0)
190#define OMAP3430_DIV_DPLL4_SHIFT 24
191#define OMAP3630_DIV_DPLL4_WIDTH 6
192#define OMAP3430_DIV_DPLL3_SHIFT 16
193#define OMAP3430_DIV_DPLL3_WIDTH 5
194#define OMAP3430_CLKSEL_TRACECLK_SHIFT 11
195#define OMAP3430_CLKSEL_TRACECLK_WIDTH 3
196#define OMAP3430_CLKSEL_PCLK_SHIFT 8
197#define OMAP3430_CLKSEL_PCLK_WIDTH 3
198#define OMAP3430_CLKSEL_PCLKX2_SHIFT 6
199#define OMAP3430_CLKSEL_PCLKX2_WIDTH 2
200#define OMAP3430_CLKSEL_ATCLK_SHIFT 4
201#define OMAP3430_CLKSEL_ATCLK_WIDTH 2
202#define OMAP3430_TRACE_MUX_CTRL_SHIFT 2
203#define OMAP3430_TRACE_MUX_CTRL_WIDTH 2
204#define OMAP3430_MUX_CTRL_MASK (0x3 << 0)
205#define OMAP3430_CLKTRCTRL_EMU_MASK (0x3 << 0) 46#define OMAP3430_CLKTRCTRL_EMU_MASK (0x3 << 0)
206#define OMAP3430_CLKTRCTRL_NEON_MASK (0x3 << 0) 47#define OMAP3430_CLKTRCTRL_NEON_MASK (0x3 << 0)
207#define OMAP3430ES2_EN_USBHOST2_SHIFT 1 48#define OMAP3430ES2_EN_USBHOST2_SHIFT 1
208#define OMAP3430ES2_EN_USBHOST1_SHIFT 0
209#define OMAP3430ES2_EN_USBHOST_SHIFT 0
210#define OMAP3430ES2_ST_USBHOST_IDLE_SHIFT 1 49#define OMAP3430ES2_ST_USBHOST_IDLE_SHIFT 1
211#define OMAP3430ES2_ST_USBHOST_STDBY_SHIFT 0
212#define OMAP3430ES2_CLKTRCTRL_USBHOST_MASK (3 << 0) 50#define OMAP3430ES2_CLKTRCTRL_USBHOST_MASK (3 << 0)
213#define OMAP34XX_CLKSTCTRL_DISABLE_AUTO 0x0 51#define OMAP34XX_CLKSTCTRL_DISABLE_AUTO 0x0
214#define OMAP34XX_CLKSTCTRL_FORCE_SLEEP 0x1 52#define OMAP34XX_CLKSTCTRL_FORCE_SLEEP 0x1
diff --git a/arch/arm/mach-omap2/omap_hwmod.h b/arch/arm/mach-omap2/omap_hwmod.h
index df2239a58555..903685252240 100644
--- a/arch/arm/mach-omap2/omap_hwmod.h
+++ b/arch/arm/mach-omap2/omap_hwmod.h
@@ -343,11 +343,8 @@ struct omap_hwmod_class_sysconfig {
343/** 343/**
344 * struct omap_hwmod_omap2_prcm - OMAP2/3-specific PRCM data 344 * struct omap_hwmod_omap2_prcm - OMAP2/3-specific PRCM data
345 * @module_offs: PRCM submodule offset from the start of the PRM/CM 345 * @module_offs: PRCM submodule offset from the start of the PRM/CM
346 * @prcm_reg_id: PRCM register ID (e.g., 3 for CM_AUTOIDLE3)
347 * @module_bit: register bit shift for AUTOIDLE, WKST, WKEN, GRPSEL regs
348 * @idlest_reg_id: IDLEST register ID (e.g., 3 for CM_IDLEST3) 346 * @idlest_reg_id: IDLEST register ID (e.g., 3 for CM_IDLEST3)
349 * @idlest_idle_bit: register bit shift for CM_IDLEST slave idle bit 347 * @idlest_idle_bit: register bit shift for CM_IDLEST slave idle bit
350 * @idlest_stdby_bit: register bit shift for CM_IDLEST master standby bit
351 * 348 *
352 * @prcm_reg_id and @module_bit are specific to the AUTOIDLE, WKST, 349 * @prcm_reg_id and @module_bit are specific to the AUTOIDLE, WKST,
353 * WKEN, GRPSEL registers. In an ideal world, no extra information 350 * WKEN, GRPSEL registers. In an ideal world, no extra information
@@ -357,11 +354,8 @@ struct omap_hwmod_class_sysconfig {
357 */ 354 */
358struct omap_hwmod_omap2_prcm { 355struct omap_hwmod_omap2_prcm {
359 s16 module_offs; 356 s16 module_offs;
360 u8 prcm_reg_id;
361 u8 module_bit;
362 u8 idlest_reg_id; 357 u8 idlest_reg_id;
363 u8 idlest_idle_bit; 358 u8 idlest_idle_bit;
364 u8 idlest_stdby_bit;
365}; 359};
366 360
367/* 361/*
diff --git a/arch/arm/mach-omap2/omap_hwmod_2420_data.c b/arch/arm/mach-omap2/omap_hwmod_2420_data.c
index 1a15a347945a..0afb014b211f 100644
--- a/arch/arm/mach-omap2/omap_hwmod_2420_data.c
+++ b/arch/arm/mach-omap2/omap_hwmod_2420_data.c
@@ -111,8 +111,6 @@ static struct omap_hwmod omap2420_i2c1_hwmod = {
111 .prcm = { 111 .prcm = {
112 .omap2 = { 112 .omap2 = {
113 .module_offs = CORE_MOD, 113 .module_offs = CORE_MOD,
114 .prcm_reg_id = 1,
115 .module_bit = OMAP2420_EN_I2C1_SHIFT,
116 .idlest_reg_id = 1, 114 .idlest_reg_id = 1,
117 .idlest_idle_bit = OMAP2420_ST_I2C1_SHIFT, 115 .idlest_idle_bit = OMAP2420_ST_I2C1_SHIFT,
118 }, 116 },
@@ -134,8 +132,6 @@ static struct omap_hwmod omap2420_i2c2_hwmod = {
134 .prcm = { 132 .prcm = {
135 .omap2 = { 133 .omap2 = {
136 .module_offs = CORE_MOD, 134 .module_offs = CORE_MOD,
137 .prcm_reg_id = 1,
138 .module_bit = OMAP2420_EN_I2C2_SHIFT,
139 .idlest_reg_id = 1, 135 .idlest_reg_id = 1,
140 .idlest_idle_bit = OMAP2420_ST_I2C2_SHIFT, 136 .idlest_idle_bit = OMAP2420_ST_I2C2_SHIFT,
141 }, 137 },
@@ -167,8 +163,6 @@ static struct omap_hwmod omap2420_mailbox_hwmod = {
167 .main_clk = "mailboxes_ick", 163 .main_clk = "mailboxes_ick",
168 .prcm = { 164 .prcm = {
169 .omap2 = { 165 .omap2 = {
170 .prcm_reg_id = 1,
171 .module_bit = OMAP24XX_EN_MAILBOXES_SHIFT,
172 .module_offs = CORE_MOD, 166 .module_offs = CORE_MOD,
173 .idlest_reg_id = 1, 167 .idlest_reg_id = 1,
174 .idlest_idle_bit = OMAP24XX_ST_MAILBOXES_SHIFT, 168 .idlest_idle_bit = OMAP24XX_ST_MAILBOXES_SHIFT,
@@ -197,8 +191,6 @@ static struct omap_hwmod omap2420_mcbsp1_hwmod = {
197 .main_clk = "mcbsp1_fck", 191 .main_clk = "mcbsp1_fck",
198 .prcm = { 192 .prcm = {
199 .omap2 = { 193 .omap2 = {
200 .prcm_reg_id = 1,
201 .module_bit = OMAP24XX_EN_MCBSP1_SHIFT,
202 .module_offs = CORE_MOD, 194 .module_offs = CORE_MOD,
203 .idlest_reg_id = 1, 195 .idlest_reg_id = 1,
204 .idlest_idle_bit = OMAP24XX_ST_MCBSP1_SHIFT, 196 .idlest_idle_bit = OMAP24XX_ST_MCBSP1_SHIFT,
@@ -215,8 +207,6 @@ static struct omap_hwmod omap2420_mcbsp2_hwmod = {
215 .main_clk = "mcbsp2_fck", 207 .main_clk = "mcbsp2_fck",
216 .prcm = { 208 .prcm = {
217 .omap2 = { 209 .omap2 = {
218 .prcm_reg_id = 1,
219 .module_bit = OMAP24XX_EN_MCBSP2_SHIFT,
220 .module_offs = CORE_MOD, 210 .module_offs = CORE_MOD,
221 .idlest_reg_id = 1, 211 .idlest_reg_id = 1,
222 .idlest_idle_bit = OMAP24XX_ST_MCBSP2_SHIFT, 212 .idlest_idle_bit = OMAP24XX_ST_MCBSP2_SHIFT,
@@ -247,8 +237,6 @@ static struct omap_hwmod omap2420_msdi1_hwmod = {
247 .main_clk = "mmc_fck", 237 .main_clk = "mmc_fck",
248 .prcm = { 238 .prcm = {
249 .omap2 = { 239 .omap2 = {
250 .prcm_reg_id = 1,
251 .module_bit = OMAP2420_EN_MMC_SHIFT,
252 .module_offs = CORE_MOD, 240 .module_offs = CORE_MOD,
253 .idlest_reg_id = 1, 241 .idlest_reg_id = 1,
254 .idlest_idle_bit = OMAP2420_ST_MMC_SHIFT, 242 .idlest_idle_bit = OMAP2420_ST_MMC_SHIFT,
@@ -264,8 +252,6 @@ static struct omap_hwmod omap2420_hdq1w_hwmod = {
264 .prcm = { 252 .prcm = {
265 .omap2 = { 253 .omap2 = {
266 .module_offs = CORE_MOD, 254 .module_offs = CORE_MOD,
267 .prcm_reg_id = 1,
268 .module_bit = OMAP24XX_EN_HDQ_SHIFT,
269 .idlest_reg_id = 1, 255 .idlest_reg_id = 1,
270 .idlest_idle_bit = OMAP24XX_ST_HDQ_SHIFT, 256 .idlest_idle_bit = OMAP24XX_ST_HDQ_SHIFT,
271 }, 257 },
diff --git a/arch/arm/mach-omap2/omap_hwmod_2430_data.c b/arch/arm/mach-omap2/omap_hwmod_2430_data.c
index 3801850bccec..013b26b305d2 100644
--- a/arch/arm/mach-omap2/omap_hwmod_2430_data.c
+++ b/arch/arm/mach-omap2/omap_hwmod_2430_data.c
@@ -97,8 +97,6 @@ static struct omap_hwmod omap2430_i2c1_hwmod = {
97 * to hwmod framework. 97 * to hwmod framework.
98 */ 98 */
99 .module_offs = CORE_MOD, 99 .module_offs = CORE_MOD,
100 .prcm_reg_id = 1,
101 .module_bit = OMAP2430_EN_I2CHS1_SHIFT,
102 .idlest_reg_id = 1, 100 .idlest_reg_id = 1,
103 .idlest_idle_bit = OMAP2430_ST_I2CHS1_SHIFT, 101 .idlest_idle_bit = OMAP2430_ST_I2CHS1_SHIFT,
104 }, 102 },
@@ -115,8 +113,6 @@ static struct omap_hwmod omap2430_i2c2_hwmod = {
115 .prcm = { 113 .prcm = {
116 .omap2 = { 114 .omap2 = {
117 .module_offs = CORE_MOD, 115 .module_offs = CORE_MOD,
118 .prcm_reg_id = 1,
119 .module_bit = OMAP2430_EN_I2CHS2_SHIFT,
120 .idlest_reg_id = 1, 116 .idlest_reg_id = 1,
121 .idlest_idle_bit = OMAP2430_ST_I2CHS2_SHIFT, 117 .idlest_idle_bit = OMAP2430_ST_I2CHS2_SHIFT,
122 }, 118 },
@@ -132,8 +128,6 @@ static struct omap_hwmod omap2430_gpio5_hwmod = {
132 .main_clk = "gpio5_fck", 128 .main_clk = "gpio5_fck",
133 .prcm = { 129 .prcm = {
134 .omap2 = { 130 .omap2 = {
135 .prcm_reg_id = 2,
136 .module_bit = OMAP2430_EN_GPIO5_SHIFT,
137 .module_offs = CORE_MOD, 131 .module_offs = CORE_MOD,
138 .idlest_reg_id = 2, 132 .idlest_reg_id = 2,
139 .idlest_idle_bit = OMAP2430_ST_GPIO5_SHIFT, 133 .idlest_idle_bit = OMAP2430_ST_GPIO5_SHIFT,
@@ -165,8 +159,6 @@ static struct omap_hwmod omap2430_mailbox_hwmod = {
165 .main_clk = "mailboxes_ick", 159 .main_clk = "mailboxes_ick",
166 .prcm = { 160 .prcm = {
167 .omap2 = { 161 .omap2 = {
168 .prcm_reg_id = 1,
169 .module_bit = OMAP24XX_EN_MAILBOXES_SHIFT,
170 .module_offs = CORE_MOD, 162 .module_offs = CORE_MOD,
171 .idlest_reg_id = 1, 163 .idlest_reg_id = 1,
172 .idlest_idle_bit = OMAP24XX_ST_MAILBOXES_SHIFT, 164 .idlest_idle_bit = OMAP24XX_ST_MAILBOXES_SHIFT,
@@ -185,8 +177,6 @@ static struct omap_hwmod omap2430_mcspi3_hwmod = {
185 .prcm = { 177 .prcm = {
186 .omap2 = { 178 .omap2 = {
187 .module_offs = CORE_MOD, 179 .module_offs = CORE_MOD,
188 .prcm_reg_id = 2,
189 .module_bit = OMAP2430_EN_MCSPI3_SHIFT,
190 .idlest_reg_id = 2, 180 .idlest_reg_id = 2,
191 .idlest_idle_bit = OMAP2430_ST_MCSPI3_SHIFT, 181 .idlest_idle_bit = OMAP2430_ST_MCSPI3_SHIFT,
192 }, 182 },
@@ -219,8 +209,6 @@ static struct omap_hwmod omap2430_usbhsotg_hwmod = {
219 .main_clk = "usbhs_ick", 209 .main_clk = "usbhs_ick",
220 .prcm = { 210 .prcm = {
221 .omap2 = { 211 .omap2 = {
222 .prcm_reg_id = 1,
223 .module_bit = OMAP2430_EN_USBHS_MASK,
224 .module_offs = CORE_MOD, 212 .module_offs = CORE_MOD,
225 .idlest_reg_id = 1, 213 .idlest_reg_id = 1,
226 .idlest_idle_bit = OMAP2430_ST_USBHS_SHIFT, 214 .idlest_idle_bit = OMAP2430_ST_USBHS_SHIFT,
@@ -266,8 +254,6 @@ static struct omap_hwmod omap2430_mcbsp1_hwmod = {
266 .main_clk = "mcbsp1_fck", 254 .main_clk = "mcbsp1_fck",
267 .prcm = { 255 .prcm = {
268 .omap2 = { 256 .omap2 = {
269 .prcm_reg_id = 1,
270 .module_bit = OMAP24XX_EN_MCBSP1_SHIFT,
271 .module_offs = CORE_MOD, 257 .module_offs = CORE_MOD,
272 .idlest_reg_id = 1, 258 .idlest_reg_id = 1,
273 .idlest_idle_bit = OMAP24XX_ST_MCBSP1_SHIFT, 259 .idlest_idle_bit = OMAP24XX_ST_MCBSP1_SHIFT,
@@ -284,8 +270,6 @@ static struct omap_hwmod omap2430_mcbsp2_hwmod = {
284 .main_clk = "mcbsp2_fck", 270 .main_clk = "mcbsp2_fck",
285 .prcm = { 271 .prcm = {
286 .omap2 = { 272 .omap2 = {
287 .prcm_reg_id = 1,
288 .module_bit = OMAP24XX_EN_MCBSP2_SHIFT,
289 .module_offs = CORE_MOD, 273 .module_offs = CORE_MOD,
290 .idlest_reg_id = 1, 274 .idlest_reg_id = 1,
291 .idlest_idle_bit = OMAP24XX_ST_MCBSP2_SHIFT, 275 .idlest_idle_bit = OMAP24XX_ST_MCBSP2_SHIFT,
@@ -302,8 +286,6 @@ static struct omap_hwmod omap2430_mcbsp3_hwmod = {
302 .main_clk = "mcbsp3_fck", 286 .main_clk = "mcbsp3_fck",
303 .prcm = { 287 .prcm = {
304 .omap2 = { 288 .omap2 = {
305 .prcm_reg_id = 1,
306 .module_bit = OMAP2430_EN_MCBSP3_SHIFT,
307 .module_offs = CORE_MOD, 289 .module_offs = CORE_MOD,
308 .idlest_reg_id = 2, 290 .idlest_reg_id = 2,
309 .idlest_idle_bit = OMAP2430_ST_MCBSP3_SHIFT, 291 .idlest_idle_bit = OMAP2430_ST_MCBSP3_SHIFT,
@@ -320,8 +302,6 @@ static struct omap_hwmod omap2430_mcbsp4_hwmod = {
320 .main_clk = "mcbsp4_fck", 302 .main_clk = "mcbsp4_fck",
321 .prcm = { 303 .prcm = {
322 .omap2 = { 304 .omap2 = {
323 .prcm_reg_id = 1,
324 .module_bit = OMAP2430_EN_MCBSP4_SHIFT,
325 .module_offs = CORE_MOD, 305 .module_offs = CORE_MOD,
326 .idlest_reg_id = 2, 306 .idlest_reg_id = 2,
327 .idlest_idle_bit = OMAP2430_ST_MCBSP4_SHIFT, 307 .idlest_idle_bit = OMAP2430_ST_MCBSP4_SHIFT,
@@ -338,8 +318,6 @@ static struct omap_hwmod omap2430_mcbsp5_hwmod = {
338 .main_clk = "mcbsp5_fck", 318 .main_clk = "mcbsp5_fck",
339 .prcm = { 319 .prcm = {
340 .omap2 = { 320 .omap2 = {
341 .prcm_reg_id = 1,
342 .module_bit = OMAP2430_EN_MCBSP5_SHIFT,
343 .module_offs = CORE_MOD, 321 .module_offs = CORE_MOD,
344 .idlest_reg_id = 2, 322 .idlest_reg_id = 2,
345 .idlest_idle_bit = OMAP2430_ST_MCBSP5_SHIFT, 323 .idlest_idle_bit = OMAP2430_ST_MCBSP5_SHIFT,
@@ -384,8 +362,6 @@ static struct omap_hwmod omap2430_mmc1_hwmod = {
384 .prcm = { 362 .prcm = {
385 .omap2 = { 363 .omap2 = {
386 .module_offs = CORE_MOD, 364 .module_offs = CORE_MOD,
387 .prcm_reg_id = 2,
388 .module_bit = OMAP2430_EN_MMCHS1_SHIFT,
389 .idlest_reg_id = 2, 365 .idlest_reg_id = 2,
390 .idlest_idle_bit = OMAP2430_ST_MMCHS1_SHIFT, 366 .idlest_idle_bit = OMAP2430_ST_MMCHS1_SHIFT,
391 }, 367 },
@@ -408,8 +384,6 @@ static struct omap_hwmod omap2430_mmc2_hwmod = {
408 .prcm = { 384 .prcm = {
409 .omap2 = { 385 .omap2 = {
410 .module_offs = CORE_MOD, 386 .module_offs = CORE_MOD,
411 .prcm_reg_id = 2,
412 .module_bit = OMAP2430_EN_MMCHS2_SHIFT,
413 .idlest_reg_id = 2, 387 .idlest_reg_id = 2,
414 .idlest_idle_bit = OMAP2430_ST_MMCHS2_SHIFT, 388 .idlest_idle_bit = OMAP2430_ST_MMCHS2_SHIFT,
415 }, 389 },
@@ -424,8 +398,6 @@ static struct omap_hwmod omap2430_hdq1w_hwmod = {
424 .prcm = { 398 .prcm = {
425 .omap2 = { 399 .omap2 = {
426 .module_offs = CORE_MOD, 400 .module_offs = CORE_MOD,
427 .prcm_reg_id = 1,
428 .module_bit = OMAP24XX_EN_HDQ_SHIFT,
429 .idlest_reg_id = 1, 401 .idlest_reg_id = 1,
430 .idlest_idle_bit = OMAP24XX_ST_HDQ_SHIFT, 402 .idlest_idle_bit = OMAP24XX_ST_HDQ_SHIFT,
431 }, 403 },
diff --git a/arch/arm/mach-omap2/omap_hwmod_2xxx_ipblock_data.c b/arch/arm/mach-omap2/omap_hwmod_2xxx_ipblock_data.c
index beec4cd617b1..4b094cb384cb 100644
--- a/arch/arm/mach-omap2/omap_hwmod_2xxx_ipblock_data.c
+++ b/arch/arm/mach-omap2/omap_hwmod_2xxx_ipblock_data.c
@@ -242,8 +242,6 @@ struct omap_hwmod omap2xxx_timer1_hwmod = {
242 .main_clk = "gpt1_fck", 242 .main_clk = "gpt1_fck",
243 .prcm = { 243 .prcm = {
244 .omap2 = { 244 .omap2 = {
245 .prcm_reg_id = 1,
246 .module_bit = OMAP24XX_EN_GPT1_SHIFT,
247 .module_offs = WKUP_MOD, 245 .module_offs = WKUP_MOD,
248 .idlest_reg_id = 1, 246 .idlest_reg_id = 1,
249 .idlest_idle_bit = OMAP24XX_ST_GPT1_SHIFT, 247 .idlest_idle_bit = OMAP24XX_ST_GPT1_SHIFT,
@@ -261,8 +259,6 @@ struct omap_hwmod omap2xxx_timer2_hwmod = {
261 .main_clk = "gpt2_fck", 259 .main_clk = "gpt2_fck",
262 .prcm = { 260 .prcm = {
263 .omap2 = { 261 .omap2 = {
264 .prcm_reg_id = 1,
265 .module_bit = OMAP24XX_EN_GPT2_SHIFT,
266 .module_offs = CORE_MOD, 262 .module_offs = CORE_MOD,
267 .idlest_reg_id = 1, 263 .idlest_reg_id = 1,
268 .idlest_idle_bit = OMAP24XX_ST_GPT2_SHIFT, 264 .idlest_idle_bit = OMAP24XX_ST_GPT2_SHIFT,
@@ -279,8 +275,6 @@ struct omap_hwmod omap2xxx_timer3_hwmod = {
279 .main_clk = "gpt3_fck", 275 .main_clk = "gpt3_fck",
280 .prcm = { 276 .prcm = {
281 .omap2 = { 277 .omap2 = {
282 .prcm_reg_id = 1,
283 .module_bit = OMAP24XX_EN_GPT3_SHIFT,
284 .module_offs = CORE_MOD, 278 .module_offs = CORE_MOD,
285 .idlest_reg_id = 1, 279 .idlest_reg_id = 1,
286 .idlest_idle_bit = OMAP24XX_ST_GPT3_SHIFT, 280 .idlest_idle_bit = OMAP24XX_ST_GPT3_SHIFT,
@@ -297,8 +291,6 @@ struct omap_hwmod omap2xxx_timer4_hwmod = {
297 .main_clk = "gpt4_fck", 291 .main_clk = "gpt4_fck",
298 .prcm = { 292 .prcm = {
299 .omap2 = { 293 .omap2 = {
300 .prcm_reg_id = 1,
301 .module_bit = OMAP24XX_EN_GPT4_SHIFT,
302 .module_offs = CORE_MOD, 294 .module_offs = CORE_MOD,
303 .idlest_reg_id = 1, 295 .idlest_reg_id = 1,
304 .idlest_idle_bit = OMAP24XX_ST_GPT4_SHIFT, 296 .idlest_idle_bit = OMAP24XX_ST_GPT4_SHIFT,
@@ -315,8 +307,6 @@ struct omap_hwmod omap2xxx_timer5_hwmod = {
315 .main_clk = "gpt5_fck", 307 .main_clk = "gpt5_fck",
316 .prcm = { 308 .prcm = {
317 .omap2 = { 309 .omap2 = {
318 .prcm_reg_id = 1,
319 .module_bit = OMAP24XX_EN_GPT5_SHIFT,
320 .module_offs = CORE_MOD, 310 .module_offs = CORE_MOD,
321 .idlest_reg_id = 1, 311 .idlest_reg_id = 1,
322 .idlest_idle_bit = OMAP24XX_ST_GPT5_SHIFT, 312 .idlest_idle_bit = OMAP24XX_ST_GPT5_SHIFT,
@@ -334,8 +324,6 @@ struct omap_hwmod omap2xxx_timer6_hwmod = {
334 .main_clk = "gpt6_fck", 324 .main_clk = "gpt6_fck",
335 .prcm = { 325 .prcm = {
336 .omap2 = { 326 .omap2 = {
337 .prcm_reg_id = 1,
338 .module_bit = OMAP24XX_EN_GPT6_SHIFT,
339 .module_offs = CORE_MOD, 327 .module_offs = CORE_MOD,
340 .idlest_reg_id = 1, 328 .idlest_reg_id = 1,
341 .idlest_idle_bit = OMAP24XX_ST_GPT6_SHIFT, 329 .idlest_idle_bit = OMAP24XX_ST_GPT6_SHIFT,
@@ -353,8 +341,6 @@ struct omap_hwmod omap2xxx_timer7_hwmod = {
353 .main_clk = "gpt7_fck", 341 .main_clk = "gpt7_fck",
354 .prcm = { 342 .prcm = {
355 .omap2 = { 343 .omap2 = {
356 .prcm_reg_id = 1,
357 .module_bit = OMAP24XX_EN_GPT7_SHIFT,
358 .module_offs = CORE_MOD, 344 .module_offs = CORE_MOD,
359 .idlest_reg_id = 1, 345 .idlest_reg_id = 1,
360 .idlest_idle_bit = OMAP24XX_ST_GPT7_SHIFT, 346 .idlest_idle_bit = OMAP24XX_ST_GPT7_SHIFT,
@@ -372,8 +358,6 @@ struct omap_hwmod omap2xxx_timer8_hwmod = {
372 .main_clk = "gpt8_fck", 358 .main_clk = "gpt8_fck",
373 .prcm = { 359 .prcm = {
374 .omap2 = { 360 .omap2 = {
375 .prcm_reg_id = 1,
376 .module_bit = OMAP24XX_EN_GPT8_SHIFT,
377 .module_offs = CORE_MOD, 361 .module_offs = CORE_MOD,
378 .idlest_reg_id = 1, 362 .idlest_reg_id = 1,
379 .idlest_idle_bit = OMAP24XX_ST_GPT8_SHIFT, 363 .idlest_idle_bit = OMAP24XX_ST_GPT8_SHIFT,
@@ -391,8 +375,6 @@ struct omap_hwmod omap2xxx_timer9_hwmod = {
391 .main_clk = "gpt9_fck", 375 .main_clk = "gpt9_fck",
392 .prcm = { 376 .prcm = {
393 .omap2 = { 377 .omap2 = {
394 .prcm_reg_id = 1,
395 .module_bit = OMAP24XX_EN_GPT9_SHIFT,
396 .module_offs = CORE_MOD, 378 .module_offs = CORE_MOD,
397 .idlest_reg_id = 1, 379 .idlest_reg_id = 1,
398 .idlest_idle_bit = OMAP24XX_ST_GPT9_SHIFT, 380 .idlest_idle_bit = OMAP24XX_ST_GPT9_SHIFT,
@@ -410,8 +392,6 @@ struct omap_hwmod omap2xxx_timer10_hwmod = {
410 .main_clk = "gpt10_fck", 392 .main_clk = "gpt10_fck",
411 .prcm = { 393 .prcm = {
412 .omap2 = { 394 .omap2 = {
413 .prcm_reg_id = 1,
414 .module_bit = OMAP24XX_EN_GPT10_SHIFT,
415 .module_offs = CORE_MOD, 395 .module_offs = CORE_MOD,
416 .idlest_reg_id = 1, 396 .idlest_reg_id = 1,
417 .idlest_idle_bit = OMAP24XX_ST_GPT10_SHIFT, 397 .idlest_idle_bit = OMAP24XX_ST_GPT10_SHIFT,
@@ -429,8 +409,6 @@ struct omap_hwmod omap2xxx_timer11_hwmod = {
429 .main_clk = "gpt11_fck", 409 .main_clk = "gpt11_fck",
430 .prcm = { 410 .prcm = {
431 .omap2 = { 411 .omap2 = {
432 .prcm_reg_id = 1,
433 .module_bit = OMAP24XX_EN_GPT11_SHIFT,
434 .module_offs = CORE_MOD, 412 .module_offs = CORE_MOD,
435 .idlest_reg_id = 1, 413 .idlest_reg_id = 1,
436 .idlest_idle_bit = OMAP24XX_ST_GPT11_SHIFT, 414 .idlest_idle_bit = OMAP24XX_ST_GPT11_SHIFT,
@@ -448,8 +426,6 @@ struct omap_hwmod omap2xxx_timer12_hwmod = {
448 .main_clk = "gpt12_fck", 426 .main_clk = "gpt12_fck",
449 .prcm = { 427 .prcm = {
450 .omap2 = { 428 .omap2 = {
451 .prcm_reg_id = 1,
452 .module_bit = OMAP24XX_EN_GPT12_SHIFT,
453 .module_offs = CORE_MOD, 429 .module_offs = CORE_MOD,
454 .idlest_reg_id = 1, 430 .idlest_reg_id = 1,
455 .idlest_idle_bit = OMAP24XX_ST_GPT12_SHIFT, 431 .idlest_idle_bit = OMAP24XX_ST_GPT12_SHIFT,
@@ -467,8 +443,6 @@ struct omap_hwmod omap2xxx_wd_timer2_hwmod = {
467 .main_clk = "mpu_wdt_fck", 443 .main_clk = "mpu_wdt_fck",
468 .prcm = { 444 .prcm = {
469 .omap2 = { 445 .omap2 = {
470 .prcm_reg_id = 1,
471 .module_bit = OMAP24XX_EN_MPU_WDT_SHIFT,
472 .module_offs = WKUP_MOD, 446 .module_offs = WKUP_MOD,
473 .idlest_reg_id = 1, 447 .idlest_reg_id = 1,
474 .idlest_idle_bit = OMAP24XX_ST_MPU_WDT_SHIFT, 448 .idlest_idle_bit = OMAP24XX_ST_MPU_WDT_SHIFT,
@@ -485,8 +459,6 @@ struct omap_hwmod omap2xxx_uart1_hwmod = {
485 .prcm = { 459 .prcm = {
486 .omap2 = { 460 .omap2 = {
487 .module_offs = CORE_MOD, 461 .module_offs = CORE_MOD,
488 .prcm_reg_id = 1,
489 .module_bit = OMAP24XX_EN_UART1_SHIFT,
490 .idlest_reg_id = 1, 462 .idlest_reg_id = 1,
491 .idlest_idle_bit = OMAP24XX_EN_UART1_SHIFT, 463 .idlest_idle_bit = OMAP24XX_EN_UART1_SHIFT,
492 }, 464 },
@@ -503,8 +475,6 @@ struct omap_hwmod omap2xxx_uart2_hwmod = {
503 .prcm = { 475 .prcm = {
504 .omap2 = { 476 .omap2 = {
505 .module_offs = CORE_MOD, 477 .module_offs = CORE_MOD,
506 .prcm_reg_id = 1,
507 .module_bit = OMAP24XX_EN_UART2_SHIFT,
508 .idlest_reg_id = 1, 478 .idlest_reg_id = 1,
509 .idlest_idle_bit = OMAP24XX_EN_UART2_SHIFT, 479 .idlest_idle_bit = OMAP24XX_EN_UART2_SHIFT,
510 }, 480 },
@@ -521,8 +491,6 @@ struct omap_hwmod omap2xxx_uart3_hwmod = {
521 .prcm = { 491 .prcm = {
522 .omap2 = { 492 .omap2 = {
523 .module_offs = CORE_MOD, 493 .module_offs = CORE_MOD,
524 .prcm_reg_id = 2,
525 .module_bit = OMAP24XX_EN_UART3_SHIFT,
526 .idlest_reg_id = 2, 494 .idlest_reg_id = 2,
527 .idlest_idle_bit = OMAP24XX_EN_UART3_SHIFT, 495 .idlest_idle_bit = OMAP24XX_EN_UART3_SHIFT,
528 }, 496 },
@@ -547,11 +515,8 @@ struct omap_hwmod omap2xxx_dss_core_hwmod = {
547 .main_clk = "dss1_fck", /* instead of dss_fck */ 515 .main_clk = "dss1_fck", /* instead of dss_fck */
548 .prcm = { 516 .prcm = {
549 .omap2 = { 517 .omap2 = {
550 .prcm_reg_id = 1,
551 .module_bit = OMAP24XX_EN_DSS1_SHIFT,
552 .module_offs = CORE_MOD, 518 .module_offs = CORE_MOD,
553 .idlest_reg_id = 1, 519 .idlest_reg_id = 1,
554 .idlest_stdby_bit = OMAP24XX_ST_DSS_SHIFT,
555 }, 520 },
556 }, 521 },
557 .opt_clks = dss_opt_clks, 522 .opt_clks = dss_opt_clks,
@@ -565,11 +530,8 @@ struct omap_hwmod omap2xxx_dss_dispc_hwmod = {
565 .main_clk = "dss1_fck", 530 .main_clk = "dss1_fck",
566 .prcm = { 531 .prcm = {
567 .omap2 = { 532 .omap2 = {
568 .prcm_reg_id = 1,
569 .module_bit = OMAP24XX_EN_DSS1_SHIFT,
570 .module_offs = CORE_MOD, 533 .module_offs = CORE_MOD,
571 .idlest_reg_id = 1, 534 .idlest_reg_id = 1,
572 .idlest_stdby_bit = OMAP24XX_ST_DSS_SHIFT,
573 }, 535 },
574 }, 536 },
575 .flags = HWMOD_NO_IDLEST, 537 .flags = HWMOD_NO_IDLEST,
@@ -586,8 +548,6 @@ struct omap_hwmod omap2xxx_dss_rfbi_hwmod = {
586 .main_clk = "dss1_fck", 548 .main_clk = "dss1_fck",
587 .prcm = { 549 .prcm = {
588 .omap2 = { 550 .omap2 = {
589 .prcm_reg_id = 1,
590 .module_bit = OMAP24XX_EN_DSS1_SHIFT,
591 .module_offs = CORE_MOD, 551 .module_offs = CORE_MOD,
592 }, 552 },
593 }, 553 },
@@ -602,8 +562,6 @@ struct omap_hwmod omap2xxx_dss_venc_hwmod = {
602 .main_clk = "dss_54m_fck", 562 .main_clk = "dss_54m_fck",
603 .prcm = { 563 .prcm = {
604 .omap2 = { 564 .omap2 = {
605 .prcm_reg_id = 1,
606 .module_bit = OMAP24XX_EN_DSS1_SHIFT,
607 .module_offs = CORE_MOD, 565 .module_offs = CORE_MOD,
608 }, 566 },
609 }, 567 },
@@ -623,8 +581,6 @@ struct omap_hwmod omap2xxx_gpio1_hwmod = {
623 .main_clk = "gpios_fck", 581 .main_clk = "gpios_fck",
624 .prcm = { 582 .prcm = {
625 .omap2 = { 583 .omap2 = {
626 .prcm_reg_id = 1,
627 .module_bit = OMAP24XX_EN_GPIOS_SHIFT,
628 .module_offs = WKUP_MOD, 584 .module_offs = WKUP_MOD,
629 .idlest_reg_id = 1, 585 .idlest_reg_id = 1,
630 .idlest_idle_bit = OMAP24XX_ST_GPIOS_SHIFT, 586 .idlest_idle_bit = OMAP24XX_ST_GPIOS_SHIFT,
@@ -641,8 +597,6 @@ struct omap_hwmod omap2xxx_gpio2_hwmod = {
641 .main_clk = "gpios_fck", 597 .main_clk = "gpios_fck",
642 .prcm = { 598 .prcm = {
643 .omap2 = { 599 .omap2 = {
644 .prcm_reg_id = 1,
645 .module_bit = OMAP24XX_EN_GPIOS_SHIFT,
646 .module_offs = WKUP_MOD, 600 .module_offs = WKUP_MOD,
647 .idlest_reg_id = 1, 601 .idlest_reg_id = 1,
648 .idlest_idle_bit = OMAP24XX_ST_GPIOS_SHIFT, 602 .idlest_idle_bit = OMAP24XX_ST_GPIOS_SHIFT,
@@ -659,8 +613,6 @@ struct omap_hwmod omap2xxx_gpio3_hwmod = {
659 .main_clk = "gpios_fck", 613 .main_clk = "gpios_fck",
660 .prcm = { 614 .prcm = {
661 .omap2 = { 615 .omap2 = {
662 .prcm_reg_id = 1,
663 .module_bit = OMAP24XX_EN_GPIOS_SHIFT,
664 .module_offs = WKUP_MOD, 616 .module_offs = WKUP_MOD,
665 .idlest_reg_id = 1, 617 .idlest_reg_id = 1,
666 .idlest_idle_bit = OMAP24XX_ST_GPIOS_SHIFT, 618 .idlest_idle_bit = OMAP24XX_ST_GPIOS_SHIFT,
@@ -677,8 +629,6 @@ struct omap_hwmod omap2xxx_gpio4_hwmod = {
677 .main_clk = "gpios_fck", 629 .main_clk = "gpios_fck",
678 .prcm = { 630 .prcm = {
679 .omap2 = { 631 .omap2 = {
680 .prcm_reg_id = 1,
681 .module_bit = OMAP24XX_EN_GPIOS_SHIFT,
682 .module_offs = WKUP_MOD, 632 .module_offs = WKUP_MOD,
683 .idlest_reg_id = 1, 633 .idlest_reg_id = 1,
684 .idlest_idle_bit = OMAP24XX_ST_GPIOS_SHIFT, 634 .idlest_idle_bit = OMAP24XX_ST_GPIOS_SHIFT,
@@ -699,8 +649,6 @@ struct omap_hwmod omap2xxx_mcspi1_hwmod = {
699 .prcm = { 649 .prcm = {
700 .omap2 = { 650 .omap2 = {
701 .module_offs = CORE_MOD, 651 .module_offs = CORE_MOD,
702 .prcm_reg_id = 1,
703 .module_bit = OMAP24XX_EN_MCSPI1_SHIFT,
704 .idlest_reg_id = 1, 652 .idlest_reg_id = 1,
705 .idlest_idle_bit = OMAP24XX_ST_MCSPI1_SHIFT, 653 .idlest_idle_bit = OMAP24XX_ST_MCSPI1_SHIFT,
706 }, 654 },
@@ -720,8 +668,6 @@ struct omap_hwmod omap2xxx_mcspi2_hwmod = {
720 .prcm = { 668 .prcm = {
721 .omap2 = { 669 .omap2 = {
722 .module_offs = CORE_MOD, 670 .module_offs = CORE_MOD,
723 .prcm_reg_id = 1,
724 .module_bit = OMAP24XX_EN_MCSPI2_SHIFT,
725 .idlest_reg_id = 1, 671 .idlest_reg_id = 1,
726 .idlest_idle_bit = OMAP24XX_ST_MCSPI2_SHIFT, 672 .idlest_idle_bit = OMAP24XX_ST_MCSPI2_SHIFT,
727 }, 673 },
@@ -740,8 +686,6 @@ struct omap_hwmod omap2xxx_counter_32k_hwmod = {
740 .prcm = { 686 .prcm = {
741 .omap2 = { 687 .omap2 = {
742 .module_offs = WKUP_MOD, 688 .module_offs = WKUP_MOD,
743 .prcm_reg_id = 1,
744 .module_bit = OMAP24XX_ST_32KSYNC_SHIFT,
745 .idlest_reg_id = 1, 689 .idlest_reg_id = 1,
746 .idlest_idle_bit = OMAP24XX_ST_32KSYNC_SHIFT, 690 .idlest_idle_bit = OMAP24XX_ST_32KSYNC_SHIFT,
747 }, 691 },
@@ -758,8 +702,6 @@ struct omap_hwmod omap2xxx_gpmc_hwmod = {
758 .flags = HWMOD_NO_IDLEST | DEBUG_OMAP_GPMC_HWMOD_FLAGS, 702 .flags = HWMOD_NO_IDLEST | DEBUG_OMAP_GPMC_HWMOD_FLAGS,
759 .prcm = { 703 .prcm = {
760 .omap2 = { 704 .omap2 = {
761 .prcm_reg_id = 3,
762 .module_bit = OMAP24XX_EN_GPMC_MASK,
763 .module_offs = CORE_MOD, 705 .module_offs = CORE_MOD,
764 }, 706 },
765 }, 707 },
@@ -787,8 +729,6 @@ struct omap_hwmod omap2xxx_rng_hwmod = {
787 .prcm = { 729 .prcm = {
788 .omap2 = { 730 .omap2 = {
789 .module_offs = CORE_MOD, 731 .module_offs = CORE_MOD,
790 .prcm_reg_id = 4,
791 .module_bit = OMAP24XX_EN_RNG_SHIFT,
792 .idlest_reg_id = 4, 732 .idlest_reg_id = 4,
793 .idlest_idle_bit = OMAP24XX_ST_RNG_SHIFT, 733 .idlest_idle_bit = OMAP24XX_ST_RNG_SHIFT,
794 }, 734 },
@@ -825,8 +765,6 @@ struct omap_hwmod omap2xxx_sham_hwmod = {
825 .prcm = { 765 .prcm = {
826 .omap2 = { 766 .omap2 = {
827 .module_offs = CORE_MOD, 767 .module_offs = CORE_MOD,
828 .prcm_reg_id = 4,
829 .module_bit = OMAP24XX_EN_SHA_SHIFT,
830 .idlest_reg_id = 4, 768 .idlest_reg_id = 4,
831 .idlest_idle_bit = OMAP24XX_ST_SHA_SHIFT, 769 .idlest_idle_bit = OMAP24XX_ST_SHA_SHIFT,
832 }, 770 },
@@ -856,8 +794,6 @@ struct omap_hwmod omap2xxx_aes_hwmod = {
856 .prcm = { 794 .prcm = {
857 .omap2 = { 795 .omap2 = {
858 .module_offs = CORE_MOD, 796 .module_offs = CORE_MOD,
859 .prcm_reg_id = 4,
860 .module_bit = OMAP24XX_EN_AES_SHIFT,
861 .idlest_reg_id = 4, 797 .idlest_reg_id = 4,
862 .idlest_idle_bit = OMAP24XX_ST_AES_SHIFT, 798 .idlest_idle_bit = OMAP24XX_ST_AES_SHIFT,
863 }, 799 },
diff --git a/arch/arm/mach-omap2/omap_hwmod_3xxx_data.c b/arch/arm/mach-omap2/omap_hwmod_3xxx_data.c
index d2106ae4410a..c8baa57da062 100644
--- a/arch/arm/mach-omap2/omap_hwmod_3xxx_data.c
+++ b/arch/arm/mach-omap2/omap_hwmod_3xxx_data.c
@@ -113,8 +113,6 @@ static struct omap_hwmod omap3xxx_iva_hwmod = {
113 .prcm = { 113 .prcm = {
114 .omap2 = { 114 .omap2 = {
115 .module_offs = OMAP3430_IVA2_MOD, 115 .module_offs = OMAP3430_IVA2_MOD,
116 .prcm_reg_id = 1,
117 .module_bit = OMAP3430_CM_FCLKEN_IVA2_EN_IVA2_SHIFT,
118 .idlest_reg_id = 1, 116 .idlest_reg_id = 1,
119 .idlest_idle_bit = OMAP3430_ST_IVA2_SHIFT, 117 .idlest_idle_bit = OMAP3430_ST_IVA2_SHIFT,
120 }, 118 },
@@ -188,8 +186,6 @@ static struct omap_hwmod omap3xxx_timer1_hwmod = {
188 .main_clk = "gpt1_fck", 186 .main_clk = "gpt1_fck",
189 .prcm = { 187 .prcm = {
190 .omap2 = { 188 .omap2 = {
191 .prcm_reg_id = 1,
192 .module_bit = OMAP3430_EN_GPT1_SHIFT,
193 .module_offs = WKUP_MOD, 189 .module_offs = WKUP_MOD,
194 .idlest_reg_id = 1, 190 .idlest_reg_id = 1,
195 .idlest_idle_bit = OMAP3430_ST_GPT1_SHIFT, 191 .idlest_idle_bit = OMAP3430_ST_GPT1_SHIFT,
@@ -206,8 +202,6 @@ static struct omap_hwmod omap3xxx_timer2_hwmod = {
206 .main_clk = "gpt2_fck", 202 .main_clk = "gpt2_fck",
207 .prcm = { 203 .prcm = {
208 .omap2 = { 204 .omap2 = {
209 .prcm_reg_id = 1,
210 .module_bit = OMAP3430_EN_GPT2_SHIFT,
211 .module_offs = OMAP3430_PER_MOD, 205 .module_offs = OMAP3430_PER_MOD,
212 .idlest_reg_id = 1, 206 .idlest_reg_id = 1,
213 .idlest_idle_bit = OMAP3430_ST_GPT2_SHIFT, 207 .idlest_idle_bit = OMAP3430_ST_GPT2_SHIFT,
@@ -223,8 +217,6 @@ static struct omap_hwmod omap3xxx_timer3_hwmod = {
223 .main_clk = "gpt3_fck", 217 .main_clk = "gpt3_fck",
224 .prcm = { 218 .prcm = {
225 .omap2 = { 219 .omap2 = {
226 .prcm_reg_id = 1,
227 .module_bit = OMAP3430_EN_GPT3_SHIFT,
228 .module_offs = OMAP3430_PER_MOD, 220 .module_offs = OMAP3430_PER_MOD,
229 .idlest_reg_id = 1, 221 .idlest_reg_id = 1,
230 .idlest_idle_bit = OMAP3430_ST_GPT3_SHIFT, 222 .idlest_idle_bit = OMAP3430_ST_GPT3_SHIFT,
@@ -240,8 +232,6 @@ static struct omap_hwmod omap3xxx_timer4_hwmod = {
240 .main_clk = "gpt4_fck", 232 .main_clk = "gpt4_fck",
241 .prcm = { 233 .prcm = {
242 .omap2 = { 234 .omap2 = {
243 .prcm_reg_id = 1,
244 .module_bit = OMAP3430_EN_GPT4_SHIFT,
245 .module_offs = OMAP3430_PER_MOD, 235 .module_offs = OMAP3430_PER_MOD,
246 .idlest_reg_id = 1, 236 .idlest_reg_id = 1,
247 .idlest_idle_bit = OMAP3430_ST_GPT4_SHIFT, 237 .idlest_idle_bit = OMAP3430_ST_GPT4_SHIFT,
@@ -257,8 +247,6 @@ static struct omap_hwmod omap3xxx_timer5_hwmod = {
257 .main_clk = "gpt5_fck", 247 .main_clk = "gpt5_fck",
258 .prcm = { 248 .prcm = {
259 .omap2 = { 249 .omap2 = {
260 .prcm_reg_id = 1,
261 .module_bit = OMAP3430_EN_GPT5_SHIFT,
262 .module_offs = OMAP3430_PER_MOD, 250 .module_offs = OMAP3430_PER_MOD,
263 .idlest_reg_id = 1, 251 .idlest_reg_id = 1,
264 .idlest_idle_bit = OMAP3430_ST_GPT5_SHIFT, 252 .idlest_idle_bit = OMAP3430_ST_GPT5_SHIFT,
@@ -275,8 +263,6 @@ static struct omap_hwmod omap3xxx_timer6_hwmod = {
275 .main_clk = "gpt6_fck", 263 .main_clk = "gpt6_fck",
276 .prcm = { 264 .prcm = {
277 .omap2 = { 265 .omap2 = {
278 .prcm_reg_id = 1,
279 .module_bit = OMAP3430_EN_GPT6_SHIFT,
280 .module_offs = OMAP3430_PER_MOD, 266 .module_offs = OMAP3430_PER_MOD,
281 .idlest_reg_id = 1, 267 .idlest_reg_id = 1,
282 .idlest_idle_bit = OMAP3430_ST_GPT6_SHIFT, 268 .idlest_idle_bit = OMAP3430_ST_GPT6_SHIFT,
@@ -293,8 +279,6 @@ static struct omap_hwmod omap3xxx_timer7_hwmod = {
293 .main_clk = "gpt7_fck", 279 .main_clk = "gpt7_fck",
294 .prcm = { 280 .prcm = {
295 .omap2 = { 281 .omap2 = {
296 .prcm_reg_id = 1,
297 .module_bit = OMAP3430_EN_GPT7_SHIFT,
298 .module_offs = OMAP3430_PER_MOD, 282 .module_offs = OMAP3430_PER_MOD,
299 .idlest_reg_id = 1, 283 .idlest_reg_id = 1,
300 .idlest_idle_bit = OMAP3430_ST_GPT7_SHIFT, 284 .idlest_idle_bit = OMAP3430_ST_GPT7_SHIFT,
@@ -311,8 +295,6 @@ static struct omap_hwmod omap3xxx_timer8_hwmod = {
311 .main_clk = "gpt8_fck", 295 .main_clk = "gpt8_fck",
312 .prcm = { 296 .prcm = {
313 .omap2 = { 297 .omap2 = {
314 .prcm_reg_id = 1,
315 .module_bit = OMAP3430_EN_GPT8_SHIFT,
316 .module_offs = OMAP3430_PER_MOD, 298 .module_offs = OMAP3430_PER_MOD,
317 .idlest_reg_id = 1, 299 .idlest_reg_id = 1,
318 .idlest_idle_bit = OMAP3430_ST_GPT8_SHIFT, 300 .idlest_idle_bit = OMAP3430_ST_GPT8_SHIFT,
@@ -329,8 +311,6 @@ static struct omap_hwmod omap3xxx_timer9_hwmod = {
329 .main_clk = "gpt9_fck", 311 .main_clk = "gpt9_fck",
330 .prcm = { 312 .prcm = {
331 .omap2 = { 313 .omap2 = {
332 .prcm_reg_id = 1,
333 .module_bit = OMAP3430_EN_GPT9_SHIFT,
334 .module_offs = OMAP3430_PER_MOD, 314 .module_offs = OMAP3430_PER_MOD,
335 .idlest_reg_id = 1, 315 .idlest_reg_id = 1,
336 .idlest_idle_bit = OMAP3430_ST_GPT9_SHIFT, 316 .idlest_idle_bit = OMAP3430_ST_GPT9_SHIFT,
@@ -347,8 +327,6 @@ static struct omap_hwmod omap3xxx_timer10_hwmod = {
347 .main_clk = "gpt10_fck", 327 .main_clk = "gpt10_fck",
348 .prcm = { 328 .prcm = {
349 .omap2 = { 329 .omap2 = {
350 .prcm_reg_id = 1,
351 .module_bit = OMAP3430_EN_GPT10_SHIFT,
352 .module_offs = CORE_MOD, 330 .module_offs = CORE_MOD,
353 .idlest_reg_id = 1, 331 .idlest_reg_id = 1,
354 .idlest_idle_bit = OMAP3430_ST_GPT10_SHIFT, 332 .idlest_idle_bit = OMAP3430_ST_GPT10_SHIFT,
@@ -365,8 +343,6 @@ static struct omap_hwmod omap3xxx_timer11_hwmod = {
365 .main_clk = "gpt11_fck", 343 .main_clk = "gpt11_fck",
366 .prcm = { 344 .prcm = {
367 .omap2 = { 345 .omap2 = {
368 .prcm_reg_id = 1,
369 .module_bit = OMAP3430_EN_GPT11_SHIFT,
370 .module_offs = CORE_MOD, 346 .module_offs = CORE_MOD,
371 .idlest_reg_id = 1, 347 .idlest_reg_id = 1,
372 .idlest_idle_bit = OMAP3430_ST_GPT11_SHIFT, 348 .idlest_idle_bit = OMAP3430_ST_GPT11_SHIFT,
@@ -384,8 +360,6 @@ static struct omap_hwmod omap3xxx_timer12_hwmod = {
384 .main_clk = "gpt12_fck", 360 .main_clk = "gpt12_fck",
385 .prcm = { 361 .prcm = {
386 .omap2 = { 362 .omap2 = {
387 .prcm_reg_id = 1,
388 .module_bit = OMAP3430_EN_GPT12_SHIFT,
389 .module_offs = WKUP_MOD, 363 .module_offs = WKUP_MOD,
390 .idlest_reg_id = 1, 364 .idlest_reg_id = 1,
391 .idlest_idle_bit = OMAP3430_ST_GPT12_SHIFT, 365 .idlest_idle_bit = OMAP3430_ST_GPT12_SHIFT,
@@ -439,8 +413,6 @@ static struct omap_hwmod omap3xxx_wd_timer2_hwmod = {
439 .main_clk = "wdt2_fck", 413 .main_clk = "wdt2_fck",
440 .prcm = { 414 .prcm = {
441 .omap2 = { 415 .omap2 = {
442 .prcm_reg_id = 1,
443 .module_bit = OMAP3430_EN_WDT2_SHIFT,
444 .module_offs = WKUP_MOD, 416 .module_offs = WKUP_MOD,
445 .idlest_reg_id = 1, 417 .idlest_reg_id = 1,
446 .idlest_idle_bit = OMAP3430_ST_WDT2_SHIFT, 418 .idlest_idle_bit = OMAP3430_ST_WDT2_SHIFT,
@@ -461,8 +433,6 @@ static struct omap_hwmod omap3xxx_uart1_hwmod = {
461 .prcm = { 433 .prcm = {
462 .omap2 = { 434 .omap2 = {
463 .module_offs = CORE_MOD, 435 .module_offs = CORE_MOD,
464 .prcm_reg_id = 1,
465 .module_bit = OMAP3430_EN_UART1_SHIFT,
466 .idlest_reg_id = 1, 436 .idlest_reg_id = 1,
467 .idlest_idle_bit = OMAP3430_EN_UART1_SHIFT, 437 .idlest_idle_bit = OMAP3430_EN_UART1_SHIFT,
468 }, 438 },
@@ -478,8 +448,6 @@ static struct omap_hwmod omap3xxx_uart2_hwmod = {
478 .prcm = { 448 .prcm = {
479 .omap2 = { 449 .omap2 = {
480 .module_offs = CORE_MOD, 450 .module_offs = CORE_MOD,
481 .prcm_reg_id = 1,
482 .module_bit = OMAP3430_EN_UART2_SHIFT,
483 .idlest_reg_id = 1, 451 .idlest_reg_id = 1,
484 .idlest_idle_bit = OMAP3430_EN_UART2_SHIFT, 452 .idlest_idle_bit = OMAP3430_EN_UART2_SHIFT,
485 }, 453 },
@@ -496,8 +464,6 @@ static struct omap_hwmod omap3xxx_uart3_hwmod = {
496 .prcm = { 464 .prcm = {
497 .omap2 = { 465 .omap2 = {
498 .module_offs = OMAP3430_PER_MOD, 466 .module_offs = OMAP3430_PER_MOD,
499 .prcm_reg_id = 1,
500 .module_bit = OMAP3430_EN_UART3_SHIFT,
501 .idlest_reg_id = 1, 467 .idlest_reg_id = 1,
502 .idlest_idle_bit = OMAP3430_EN_UART3_SHIFT, 468 .idlest_idle_bit = OMAP3430_EN_UART3_SHIFT,
503 }, 469 },
@@ -515,8 +481,6 @@ static struct omap_hwmod omap36xx_uart4_hwmod = {
515 .prcm = { 481 .prcm = {
516 .omap2 = { 482 .omap2 = {
517 .module_offs = OMAP3430_PER_MOD, 483 .module_offs = OMAP3430_PER_MOD,
518 .prcm_reg_id = 1,
519 .module_bit = OMAP3630_EN_UART4_SHIFT,
520 .idlest_reg_id = 1, 484 .idlest_reg_id = 1,
521 .idlest_idle_bit = OMAP3630_EN_UART4_SHIFT, 485 .idlest_idle_bit = OMAP3630_EN_UART4_SHIFT,
522 }, 486 },
@@ -546,8 +510,6 @@ static struct omap_hwmod am35xx_uart4_hwmod = {
546 .prcm = { 510 .prcm = {
547 .omap2 = { 511 .omap2 = {
548 .module_offs = CORE_MOD, 512 .module_offs = CORE_MOD,
549 .prcm_reg_id = 1,
550 .module_bit = AM35XX_EN_UART4_SHIFT,
551 .idlest_reg_id = 1, 513 .idlest_reg_id = 1,
552 .idlest_idle_bit = AM35XX_ST_UART4_SHIFT, 514 .idlest_idle_bit = AM35XX_ST_UART4_SHIFT,
553 }, 515 },
@@ -583,11 +545,8 @@ static struct omap_hwmod omap3430es1_dss_core_hwmod = {
583 .main_clk = "dss1_alwon_fck", /* instead of dss_fck */ 545 .main_clk = "dss1_alwon_fck", /* instead of dss_fck */
584 .prcm = { 546 .prcm = {
585 .omap2 = { 547 .omap2 = {
586 .prcm_reg_id = 1,
587 .module_bit = OMAP3430_EN_DSS1_SHIFT,
588 .module_offs = OMAP3430_DSS_MOD, 548 .module_offs = OMAP3430_DSS_MOD,
589 .idlest_reg_id = 1, 549 .idlest_reg_id = 1,
590 .idlest_stdby_bit = OMAP3430ES1_ST_DSS_SHIFT,
591 }, 550 },
592 }, 551 },
593 .opt_clks = dss_opt_clks, 552 .opt_clks = dss_opt_clks,
@@ -602,12 +561,9 @@ static struct omap_hwmod omap3xxx_dss_core_hwmod = {
602 .main_clk = "dss1_alwon_fck", /* instead of dss_fck */ 561 .main_clk = "dss1_alwon_fck", /* instead of dss_fck */
603 .prcm = { 562 .prcm = {
604 .omap2 = { 563 .omap2 = {
605 .prcm_reg_id = 1,
606 .module_bit = OMAP3430_EN_DSS1_SHIFT,
607 .module_offs = OMAP3430_DSS_MOD, 564 .module_offs = OMAP3430_DSS_MOD,
608 .idlest_reg_id = 1, 565 .idlest_reg_id = 1,
609 .idlest_idle_bit = OMAP3430ES2_ST_DSS_IDLE_SHIFT, 566 .idlest_idle_bit = OMAP3430ES2_ST_DSS_IDLE_SHIFT,
610 .idlest_stdby_bit = OMAP3430ES2_ST_DSS_STDBY_SHIFT,
611 }, 567 },
612 }, 568 },
613 .opt_clks = dss_opt_clks, 569 .opt_clks = dss_opt_clks,
@@ -642,8 +598,6 @@ static struct omap_hwmod omap3xxx_dss_dispc_hwmod = {
642 .main_clk = "dss1_alwon_fck", 598 .main_clk = "dss1_alwon_fck",
643 .prcm = { 599 .prcm = {
644 .omap2 = { 600 .omap2 = {
645 .prcm_reg_id = 1,
646 .module_bit = OMAP3430_EN_DSS1_SHIFT,
647 .module_offs = OMAP3430_DSS_MOD, 601 .module_offs = OMAP3430_DSS_MOD,
648 }, 602 },
649 }, 603 },
@@ -683,8 +637,6 @@ static struct omap_hwmod omap3xxx_dss_dsi1_hwmod = {
683 .main_clk = "dss1_alwon_fck", 637 .main_clk = "dss1_alwon_fck",
684 .prcm = { 638 .prcm = {
685 .omap2 = { 639 .omap2 = {
686 .prcm_reg_id = 1,
687 .module_bit = OMAP3430_EN_DSS1_SHIFT,
688 .module_offs = OMAP3430_DSS_MOD, 640 .module_offs = OMAP3430_DSS_MOD,
689 }, 641 },
690 }, 642 },
@@ -703,8 +655,6 @@ static struct omap_hwmod omap3xxx_dss_rfbi_hwmod = {
703 .main_clk = "dss1_alwon_fck", 655 .main_clk = "dss1_alwon_fck",
704 .prcm = { 656 .prcm = {
705 .omap2 = { 657 .omap2 = {
706 .prcm_reg_id = 1,
707 .module_bit = OMAP3430_EN_DSS1_SHIFT,
708 .module_offs = OMAP3430_DSS_MOD, 658 .module_offs = OMAP3430_DSS_MOD,
709 }, 659 },
710 }, 660 },
@@ -724,8 +674,6 @@ static struct omap_hwmod omap3xxx_dss_venc_hwmod = {
724 .main_clk = "dss_tv_fck", 674 .main_clk = "dss_tv_fck",
725 .prcm = { 675 .prcm = {
726 .omap2 = { 676 .omap2 = {
727 .prcm_reg_id = 1,
728 .module_bit = OMAP3430_EN_DSS1_SHIFT,
729 .module_offs = OMAP3430_DSS_MOD, 677 .module_offs = OMAP3430_DSS_MOD,
730 }, 678 },
731 }, 679 },
@@ -747,8 +695,6 @@ static struct omap_hwmod omap3xxx_i2c1_hwmod = {
747 .prcm = { 695 .prcm = {
748 .omap2 = { 696 .omap2 = {
749 .module_offs = CORE_MOD, 697 .module_offs = CORE_MOD,
750 .prcm_reg_id = 1,
751 .module_bit = OMAP3430_EN_I2C1_SHIFT,
752 .idlest_reg_id = 1, 698 .idlest_reg_id = 1,
753 .idlest_idle_bit = OMAP3430_ST_I2C1_SHIFT, 699 .idlest_idle_bit = OMAP3430_ST_I2C1_SHIFT,
754 }, 700 },
@@ -770,8 +716,6 @@ static struct omap_hwmod omap3xxx_i2c2_hwmod = {
770 .prcm = { 716 .prcm = {
771 .omap2 = { 717 .omap2 = {
772 .module_offs = CORE_MOD, 718 .module_offs = CORE_MOD,
773 .prcm_reg_id = 1,
774 .module_bit = OMAP3430_EN_I2C2_SHIFT,
775 .idlest_reg_id = 1, 719 .idlest_reg_id = 1,
776 .idlest_idle_bit = OMAP3430_ST_I2C2_SHIFT, 720 .idlest_idle_bit = OMAP3430_ST_I2C2_SHIFT,
777 }, 721 },
@@ -795,8 +739,6 @@ static struct omap_hwmod omap3xxx_i2c3_hwmod = {
795 .prcm = { 739 .prcm = {
796 .omap2 = { 740 .omap2 = {
797 .module_offs = CORE_MOD, 741 .module_offs = CORE_MOD,
798 .prcm_reg_id = 1,
799 .module_bit = OMAP3430_EN_I2C3_SHIFT,
800 .idlest_reg_id = 1, 742 .idlest_reg_id = 1,
801 .idlest_idle_bit = OMAP3430_ST_I2C3_SHIFT, 743 .idlest_idle_bit = OMAP3430_ST_I2C3_SHIFT,
802 }, 744 },
@@ -846,8 +788,6 @@ static struct omap_hwmod omap3xxx_gpio1_hwmod = {
846 .opt_clks_cnt = ARRAY_SIZE(gpio1_opt_clks), 788 .opt_clks_cnt = ARRAY_SIZE(gpio1_opt_clks),
847 .prcm = { 789 .prcm = {
848 .omap2 = { 790 .omap2 = {
849 .prcm_reg_id = 1,
850 .module_bit = OMAP3430_EN_GPIO1_SHIFT,
851 .module_offs = WKUP_MOD, 791 .module_offs = WKUP_MOD,
852 .idlest_reg_id = 1, 792 .idlest_reg_id = 1,
853 .idlest_idle_bit = OMAP3430_ST_GPIO1_SHIFT, 793 .idlest_idle_bit = OMAP3430_ST_GPIO1_SHIFT,
@@ -870,8 +810,6 @@ static struct omap_hwmod omap3xxx_gpio2_hwmod = {
870 .opt_clks_cnt = ARRAY_SIZE(gpio2_opt_clks), 810 .opt_clks_cnt = ARRAY_SIZE(gpio2_opt_clks),
871 .prcm = { 811 .prcm = {
872 .omap2 = { 812 .omap2 = {
873 .prcm_reg_id = 1,
874 .module_bit = OMAP3430_EN_GPIO2_SHIFT,
875 .module_offs = OMAP3430_PER_MOD, 813 .module_offs = OMAP3430_PER_MOD,
876 .idlest_reg_id = 1, 814 .idlest_reg_id = 1,
877 .idlest_idle_bit = OMAP3430_ST_GPIO2_SHIFT, 815 .idlest_idle_bit = OMAP3430_ST_GPIO2_SHIFT,
@@ -894,8 +832,6 @@ static struct omap_hwmod omap3xxx_gpio3_hwmod = {
894 .opt_clks_cnt = ARRAY_SIZE(gpio3_opt_clks), 832 .opt_clks_cnt = ARRAY_SIZE(gpio3_opt_clks),
895 .prcm = { 833 .prcm = {
896 .omap2 = { 834 .omap2 = {
897 .prcm_reg_id = 1,
898 .module_bit = OMAP3430_EN_GPIO3_SHIFT,
899 .module_offs = OMAP3430_PER_MOD, 835 .module_offs = OMAP3430_PER_MOD,
900 .idlest_reg_id = 1, 836 .idlest_reg_id = 1,
901 .idlest_idle_bit = OMAP3430_ST_GPIO3_SHIFT, 837 .idlest_idle_bit = OMAP3430_ST_GPIO3_SHIFT,
@@ -918,8 +854,6 @@ static struct omap_hwmod omap3xxx_gpio4_hwmod = {
918 .opt_clks_cnt = ARRAY_SIZE(gpio4_opt_clks), 854 .opt_clks_cnt = ARRAY_SIZE(gpio4_opt_clks),
919 .prcm = { 855 .prcm = {
920 .omap2 = { 856 .omap2 = {
921 .prcm_reg_id = 1,
922 .module_bit = OMAP3430_EN_GPIO4_SHIFT,
923 .module_offs = OMAP3430_PER_MOD, 857 .module_offs = OMAP3430_PER_MOD,
924 .idlest_reg_id = 1, 858 .idlest_reg_id = 1,
925 .idlest_idle_bit = OMAP3430_ST_GPIO4_SHIFT, 859 .idlest_idle_bit = OMAP3430_ST_GPIO4_SHIFT,
@@ -943,8 +877,6 @@ static struct omap_hwmod omap3xxx_gpio5_hwmod = {
943 .opt_clks_cnt = ARRAY_SIZE(gpio5_opt_clks), 877 .opt_clks_cnt = ARRAY_SIZE(gpio5_opt_clks),
944 .prcm = { 878 .prcm = {
945 .omap2 = { 879 .omap2 = {
946 .prcm_reg_id = 1,
947 .module_bit = OMAP3430_EN_GPIO5_SHIFT,
948 .module_offs = OMAP3430_PER_MOD, 880 .module_offs = OMAP3430_PER_MOD,
949 .idlest_reg_id = 1, 881 .idlest_reg_id = 1,
950 .idlest_idle_bit = OMAP3430_ST_GPIO5_SHIFT, 882 .idlest_idle_bit = OMAP3430_ST_GPIO5_SHIFT,
@@ -968,8 +900,6 @@ static struct omap_hwmod omap3xxx_gpio6_hwmod = {
968 .opt_clks_cnt = ARRAY_SIZE(gpio6_opt_clks), 900 .opt_clks_cnt = ARRAY_SIZE(gpio6_opt_clks),
969 .prcm = { 901 .prcm = {
970 .omap2 = { 902 .omap2 = {
971 .prcm_reg_id = 1,
972 .module_bit = OMAP3430_EN_GPIO6_SHIFT,
973 .module_offs = OMAP3430_PER_MOD, 903 .module_offs = OMAP3430_PER_MOD,
974 .idlest_reg_id = 1, 904 .idlest_reg_id = 1,
975 .idlest_idle_bit = OMAP3430_ST_GPIO6_SHIFT, 905 .idlest_idle_bit = OMAP3430_ST_GPIO6_SHIFT,
@@ -1012,8 +942,6 @@ static struct omap_hwmod omap3xxx_dma_system_hwmod = {
1012 .prcm = { 942 .prcm = {
1013 .omap2 = { 943 .omap2 = {
1014 .module_offs = CORE_MOD, 944 .module_offs = CORE_MOD,
1015 .prcm_reg_id = 1,
1016 .module_bit = OMAP3430_ST_SDMA_SHIFT,
1017 .idlest_reg_id = 1, 945 .idlest_reg_id = 1,
1018 .idlest_idle_bit = OMAP3430_ST_SDMA_SHIFT, 946 .idlest_idle_bit = OMAP3430_ST_SDMA_SHIFT,
1019 }, 947 },
@@ -1060,8 +988,6 @@ static struct omap_hwmod omap3xxx_mcbsp1_hwmod = {
1060 .main_clk = "mcbsp1_fck", 988 .main_clk = "mcbsp1_fck",
1061 .prcm = { 989 .prcm = {
1062 .omap2 = { 990 .omap2 = {
1063 .prcm_reg_id = 1,
1064 .module_bit = OMAP3430_EN_MCBSP1_SHIFT,
1065 .module_offs = CORE_MOD, 991 .module_offs = CORE_MOD,
1066 .idlest_reg_id = 1, 992 .idlest_reg_id = 1,
1067 .idlest_idle_bit = OMAP3430_ST_MCBSP1_SHIFT, 993 .idlest_idle_bit = OMAP3430_ST_MCBSP1_SHIFT,
@@ -1083,8 +1009,6 @@ static struct omap_hwmod omap3xxx_mcbsp2_hwmod = {
1083 .main_clk = "mcbsp2_fck", 1009 .main_clk = "mcbsp2_fck",
1084 .prcm = { 1010 .prcm = {
1085 .omap2 = { 1011 .omap2 = {
1086 .prcm_reg_id = 1,
1087 .module_bit = OMAP3430_EN_MCBSP2_SHIFT,
1088 .module_offs = OMAP3430_PER_MOD, 1012 .module_offs = OMAP3430_PER_MOD,
1089 .idlest_reg_id = 1, 1013 .idlest_reg_id = 1,
1090 .idlest_idle_bit = OMAP3430_ST_MCBSP2_SHIFT, 1014 .idlest_idle_bit = OMAP3430_ST_MCBSP2_SHIFT,
@@ -1107,8 +1031,6 @@ static struct omap_hwmod omap3xxx_mcbsp3_hwmod = {
1107 .main_clk = "mcbsp3_fck", 1031 .main_clk = "mcbsp3_fck",
1108 .prcm = { 1032 .prcm = {
1109 .omap2 = { 1033 .omap2 = {
1110 .prcm_reg_id = 1,
1111 .module_bit = OMAP3430_EN_MCBSP3_SHIFT,
1112 .module_offs = OMAP3430_PER_MOD, 1034 .module_offs = OMAP3430_PER_MOD,
1113 .idlest_reg_id = 1, 1035 .idlest_reg_id = 1,
1114 .idlest_idle_bit = OMAP3430_ST_MCBSP3_SHIFT, 1036 .idlest_idle_bit = OMAP3430_ST_MCBSP3_SHIFT,
@@ -1128,8 +1050,6 @@ static struct omap_hwmod omap3xxx_mcbsp4_hwmod = {
1128 .main_clk = "mcbsp4_fck", 1050 .main_clk = "mcbsp4_fck",
1129 .prcm = { 1051 .prcm = {
1130 .omap2 = { 1052 .omap2 = {
1131 .prcm_reg_id = 1,
1132 .module_bit = OMAP3430_EN_MCBSP4_SHIFT,
1133 .module_offs = OMAP3430_PER_MOD, 1053 .module_offs = OMAP3430_PER_MOD,
1134 .idlest_reg_id = 1, 1054 .idlest_reg_id = 1,
1135 .idlest_idle_bit = OMAP3430_ST_MCBSP4_SHIFT, 1055 .idlest_idle_bit = OMAP3430_ST_MCBSP4_SHIFT,
@@ -1148,8 +1068,6 @@ static struct omap_hwmod omap3xxx_mcbsp5_hwmod = {
1148 .main_clk = "mcbsp5_fck", 1068 .main_clk = "mcbsp5_fck",
1149 .prcm = { 1069 .prcm = {
1150 .omap2 = { 1070 .omap2 = {
1151 .prcm_reg_id = 1,
1152 .module_bit = OMAP3430_EN_MCBSP5_SHIFT,
1153 .module_offs = CORE_MOD, 1071 .module_offs = CORE_MOD,
1154 .idlest_reg_id = 1, 1072 .idlest_reg_id = 1,
1155 .idlest_idle_bit = OMAP3430_ST_MCBSP5_SHIFT, 1073 .idlest_idle_bit = OMAP3430_ST_MCBSP5_SHIFT,
@@ -1237,8 +1155,6 @@ static struct omap_hwmod omap34xx_sr1_hwmod = {
1237 .main_clk = "sr1_fck", 1155 .main_clk = "sr1_fck",
1238 .prcm = { 1156 .prcm = {
1239 .omap2 = { 1157 .omap2 = {
1240 .prcm_reg_id = 1,
1241 .module_bit = OMAP3430_EN_SR1_SHIFT,
1242 .module_offs = WKUP_MOD, 1158 .module_offs = WKUP_MOD,
1243 .idlest_reg_id = 1, 1159 .idlest_reg_id = 1,
1244 .idlest_idle_bit = OMAP3430_EN_SR1_SHIFT, 1160 .idlest_idle_bit = OMAP3430_EN_SR1_SHIFT,
@@ -1254,8 +1170,6 @@ static struct omap_hwmod omap36xx_sr1_hwmod = {
1254 .main_clk = "sr1_fck", 1170 .main_clk = "sr1_fck",
1255 .prcm = { 1171 .prcm = {
1256 .omap2 = { 1172 .omap2 = {
1257 .prcm_reg_id = 1,
1258 .module_bit = OMAP3430_EN_SR1_SHIFT,
1259 .module_offs = WKUP_MOD, 1173 .module_offs = WKUP_MOD,
1260 .idlest_reg_id = 1, 1174 .idlest_reg_id = 1,
1261 .idlest_idle_bit = OMAP3430_EN_SR1_SHIFT, 1175 .idlest_idle_bit = OMAP3430_EN_SR1_SHIFT,
@@ -1276,8 +1190,6 @@ static struct omap_hwmod omap34xx_sr2_hwmod = {
1276 .main_clk = "sr2_fck", 1190 .main_clk = "sr2_fck",
1277 .prcm = { 1191 .prcm = {
1278 .omap2 = { 1192 .omap2 = {
1279 .prcm_reg_id = 1,
1280 .module_bit = OMAP3430_EN_SR2_SHIFT,
1281 .module_offs = WKUP_MOD, 1193 .module_offs = WKUP_MOD,
1282 .idlest_reg_id = 1, 1194 .idlest_reg_id = 1,
1283 .idlest_idle_bit = OMAP3430_EN_SR2_SHIFT, 1195 .idlest_idle_bit = OMAP3430_EN_SR2_SHIFT,
@@ -1293,8 +1205,6 @@ static struct omap_hwmod omap36xx_sr2_hwmod = {
1293 .main_clk = "sr2_fck", 1205 .main_clk = "sr2_fck",
1294 .prcm = { 1206 .prcm = {
1295 .omap2 = { 1207 .omap2 = {
1296 .prcm_reg_id = 1,
1297 .module_bit = OMAP3430_EN_SR2_SHIFT,
1298 .module_offs = WKUP_MOD, 1208 .module_offs = WKUP_MOD,
1299 .idlest_reg_id = 1, 1209 .idlest_reg_id = 1,
1300 .idlest_idle_bit = OMAP3430_EN_SR2_SHIFT, 1210 .idlest_idle_bit = OMAP3430_EN_SR2_SHIFT,
@@ -1330,8 +1240,6 @@ static struct omap_hwmod omap3xxx_mailbox_hwmod = {
1330 .main_clk = "mailboxes_ick", 1240 .main_clk = "mailboxes_ick",
1331 .prcm = { 1241 .prcm = {
1332 .omap2 = { 1242 .omap2 = {
1333 .prcm_reg_id = 1,
1334 .module_bit = OMAP3430_EN_MAILBOXES_SHIFT,
1335 .module_offs = CORE_MOD, 1243 .module_offs = CORE_MOD,
1336 .idlest_reg_id = 1, 1244 .idlest_reg_id = 1,
1337 .idlest_idle_bit = OMAP3430_ST_MAILBOXES_SHIFT, 1245 .idlest_idle_bit = OMAP3430_ST_MAILBOXES_SHIFT,
@@ -1373,8 +1281,6 @@ static struct omap_hwmod omap34xx_mcspi1 = {
1373 .prcm = { 1281 .prcm = {
1374 .omap2 = { 1282 .omap2 = {
1375 .module_offs = CORE_MOD, 1283 .module_offs = CORE_MOD,
1376 .prcm_reg_id = 1,
1377 .module_bit = OMAP3430_EN_MCSPI1_SHIFT,
1378 .idlest_reg_id = 1, 1284 .idlest_reg_id = 1,
1379 .idlest_idle_bit = OMAP3430_ST_MCSPI1_SHIFT, 1285 .idlest_idle_bit = OMAP3430_ST_MCSPI1_SHIFT,
1380 }, 1286 },
@@ -1394,8 +1300,6 @@ static struct omap_hwmod omap34xx_mcspi2 = {
1394 .prcm = { 1300 .prcm = {
1395 .omap2 = { 1301 .omap2 = {
1396 .module_offs = CORE_MOD, 1302 .module_offs = CORE_MOD,
1397 .prcm_reg_id = 1,
1398 .module_bit = OMAP3430_EN_MCSPI2_SHIFT,
1399 .idlest_reg_id = 1, 1303 .idlest_reg_id = 1,
1400 .idlest_idle_bit = OMAP3430_ST_MCSPI2_SHIFT, 1304 .idlest_idle_bit = OMAP3430_ST_MCSPI2_SHIFT,
1401 }, 1305 },
@@ -1417,8 +1321,6 @@ static struct omap_hwmod omap34xx_mcspi3 = {
1417 .prcm = { 1321 .prcm = {
1418 .omap2 = { 1322 .omap2 = {
1419 .module_offs = CORE_MOD, 1323 .module_offs = CORE_MOD,
1420 .prcm_reg_id = 1,
1421 .module_bit = OMAP3430_EN_MCSPI3_SHIFT,
1422 .idlest_reg_id = 1, 1324 .idlest_reg_id = 1,
1423 .idlest_idle_bit = OMAP3430_ST_MCSPI3_SHIFT, 1325 .idlest_idle_bit = OMAP3430_ST_MCSPI3_SHIFT,
1424 }, 1326 },
@@ -1440,8 +1342,6 @@ static struct omap_hwmod omap34xx_mcspi4 = {
1440 .prcm = { 1342 .prcm = {
1441 .omap2 = { 1343 .omap2 = {
1442 .module_offs = CORE_MOD, 1344 .module_offs = CORE_MOD,
1443 .prcm_reg_id = 1,
1444 .module_bit = OMAP3430_EN_MCSPI4_SHIFT,
1445 .idlest_reg_id = 1, 1345 .idlest_reg_id = 1,
1446 .idlest_idle_bit = OMAP3430_ST_MCSPI4_SHIFT, 1346 .idlest_idle_bit = OMAP3430_ST_MCSPI4_SHIFT,
1447 }, 1347 },
@@ -1475,12 +1375,9 @@ static struct omap_hwmod omap3xxx_usbhsotg_hwmod = {
1475 .main_clk = "hsotgusb_ick", 1375 .main_clk = "hsotgusb_ick",
1476 .prcm = { 1376 .prcm = {
1477 .omap2 = { 1377 .omap2 = {
1478 .prcm_reg_id = 1,
1479 .module_bit = OMAP3430_EN_HSOTGUSB_SHIFT,
1480 .module_offs = CORE_MOD, 1378 .module_offs = CORE_MOD,
1481 .idlest_reg_id = 1, 1379 .idlest_reg_id = 1,
1482 .idlest_idle_bit = OMAP3430ES2_ST_HSOTGUSB_IDLE_SHIFT, 1380 .idlest_idle_bit = OMAP3430ES2_ST_HSOTGUSB_IDLE_SHIFT,
1483 .idlest_stdby_bit = OMAP3430ES2_ST_HSOTGUSB_STDBY_SHIFT,
1484 }, 1381 },
1485 }, 1382 },
1486 .class = &usbotg_class, 1383 .class = &usbotg_class,
@@ -1555,8 +1452,6 @@ static struct omap_hwmod omap3xxx_pre_es3_mmc1_hwmod = {
1555 .prcm = { 1452 .prcm = {
1556 .omap2 = { 1453 .omap2 = {
1557 .module_offs = CORE_MOD, 1454 .module_offs = CORE_MOD,
1558 .prcm_reg_id = 1,
1559 .module_bit = OMAP3430_EN_MMC1_SHIFT,
1560 .idlest_reg_id = 1, 1455 .idlest_reg_id = 1,
1561 .idlest_idle_bit = OMAP3430_ST_MMC1_SHIFT, 1456 .idlest_idle_bit = OMAP3430_ST_MMC1_SHIFT,
1562 }, 1457 },
@@ -1573,8 +1468,6 @@ static struct omap_hwmod omap3xxx_es3plus_mmc1_hwmod = {
1573 .prcm = { 1468 .prcm = {
1574 .omap2 = { 1469 .omap2 = {
1575 .module_offs = CORE_MOD, 1470 .module_offs = CORE_MOD,
1576 .prcm_reg_id = 1,
1577 .module_bit = OMAP3430_EN_MMC1_SHIFT,
1578 .idlest_reg_id = 1, 1471 .idlest_reg_id = 1,
1579 .idlest_idle_bit = OMAP3430_ST_MMC1_SHIFT, 1472 .idlest_idle_bit = OMAP3430_ST_MMC1_SHIFT,
1580 }, 1473 },
@@ -1604,8 +1497,6 @@ static struct omap_hwmod omap3xxx_pre_es3_mmc2_hwmod = {
1604 .prcm = { 1497 .prcm = {
1605 .omap2 = { 1498 .omap2 = {
1606 .module_offs = CORE_MOD, 1499 .module_offs = CORE_MOD,
1607 .prcm_reg_id = 1,
1608 .module_bit = OMAP3430_EN_MMC2_SHIFT,
1609 .idlest_reg_id = 1, 1500 .idlest_reg_id = 1,
1610 .idlest_idle_bit = OMAP3430_ST_MMC2_SHIFT, 1501 .idlest_idle_bit = OMAP3430_ST_MMC2_SHIFT,
1611 }, 1502 },
@@ -1622,8 +1513,6 @@ static struct omap_hwmod omap3xxx_es3plus_mmc2_hwmod = {
1622 .prcm = { 1513 .prcm = {
1623 .omap2 = { 1514 .omap2 = {
1624 .module_offs = CORE_MOD, 1515 .module_offs = CORE_MOD,
1625 .prcm_reg_id = 1,
1626 .module_bit = OMAP3430_EN_MMC2_SHIFT,
1627 .idlest_reg_id = 1, 1516 .idlest_reg_id = 1,
1628 .idlest_idle_bit = OMAP3430_ST_MMC2_SHIFT, 1517 .idlest_idle_bit = OMAP3430_ST_MMC2_SHIFT,
1629 }, 1518 },
@@ -1646,8 +1535,7 @@ static struct omap_hwmod omap3xxx_mmc3_hwmod = {
1646 .main_clk = "mmchs3_fck", 1535 .main_clk = "mmchs3_fck",
1647 .prcm = { 1536 .prcm = {
1648 .omap2 = { 1537 .omap2 = {
1649 .prcm_reg_id = 1, 1538 .module_offs = CORE_MOD,
1650 .module_bit = OMAP3430_EN_MMC3_SHIFT,
1651 .idlest_reg_id = 1, 1539 .idlest_reg_id = 1,
1652 .idlest_idle_bit = OMAP3430_ST_MMC3_SHIFT, 1540 .idlest_idle_bit = OMAP3430_ST_MMC3_SHIFT,
1653 }, 1541 },
@@ -1687,11 +1575,8 @@ static struct omap_hwmod omap3xxx_usb_host_hs_hwmod = {
1687 .prcm = { 1575 .prcm = {
1688 .omap2 = { 1576 .omap2 = {
1689 .module_offs = OMAP3430ES2_USBHOST_MOD, 1577 .module_offs = OMAP3430ES2_USBHOST_MOD,
1690 .prcm_reg_id = 1,
1691 .module_bit = OMAP3430ES2_EN_USBHOST1_SHIFT,
1692 .idlest_reg_id = 1, 1578 .idlest_reg_id = 1,
1693 .idlest_idle_bit = OMAP3430ES2_ST_USBHOST_IDLE_SHIFT, 1579 .idlest_idle_bit = OMAP3430ES2_ST_USBHOST_IDLE_SHIFT,
1694 .idlest_stdby_bit = OMAP3430ES2_ST_USBHOST_STDBY_SHIFT,
1695 }, 1580 },
1696 }, 1581 },
1697 1582
@@ -1765,8 +1650,6 @@ static struct omap_hwmod omap3xxx_usb_tll_hs_hwmod = {
1765 .prcm = { 1650 .prcm = {
1766 .omap2 = { 1651 .omap2 = {
1767 .module_offs = CORE_MOD, 1652 .module_offs = CORE_MOD,
1768 .prcm_reg_id = 3,
1769 .module_bit = OMAP3430ES2_EN_USBTLL_SHIFT,
1770 .idlest_reg_id = 3, 1653 .idlest_reg_id = 3,
1771 .idlest_idle_bit = OMAP3430ES2_ST_USBTLL_SHIFT, 1654 .idlest_idle_bit = OMAP3430ES2_ST_USBTLL_SHIFT,
1772 }, 1655 },
@@ -1779,8 +1662,6 @@ static struct omap_hwmod omap3xxx_hdq1w_hwmod = {
1779 .prcm = { 1662 .prcm = {
1780 .omap2 = { 1663 .omap2 = {
1781 .module_offs = CORE_MOD, 1664 .module_offs = CORE_MOD,
1782 .prcm_reg_id = 1,
1783 .module_bit = OMAP3430_EN_HDQ_SHIFT,
1784 .idlest_reg_id = 1, 1665 .idlest_reg_id = 1,
1785 .idlest_idle_bit = OMAP3430_ST_HDQ_SHIFT, 1666 .idlest_idle_bit = OMAP3430_ST_HDQ_SHIFT,
1786 }, 1667 },
@@ -1806,8 +1687,6 @@ static struct omap_hwmod omap3xxx_sad2d_hwmod = {
1806 .prcm = { 1687 .prcm = {
1807 .omap2 = { 1688 .omap2 = {
1808 .module_offs = CORE_MOD, 1689 .module_offs = CORE_MOD,
1809 .prcm_reg_id = 1,
1810 .module_bit = OMAP3430_EN_SAD2D_SHIFT,
1811 .idlest_reg_id = 1, 1690 .idlest_reg_id = 1,
1812 .idlest_idle_bit = OMAP3430_ST_SAD2D_SHIFT, 1691 .idlest_idle_bit = OMAP3430_ST_SAD2D_SHIFT,
1813 }, 1692 },
@@ -1841,8 +1720,6 @@ static struct omap_hwmod omap3xxx_counter_32k_hwmod = {
1841 .prcm = { 1720 .prcm = {
1842 .omap2 = { 1721 .omap2 = {
1843 .module_offs = WKUP_MOD, 1722 .module_offs = WKUP_MOD,
1844 .prcm_reg_id = 1,
1845 .module_bit = OMAP3430_ST_32KSYNC_SHIFT,
1846 .idlest_reg_id = 1, 1723 .idlest_reg_id = 1,
1847 .idlest_idle_bit = OMAP3430_ST_32KSYNC_SHIFT, 1724 .idlest_idle_bit = OMAP3430_ST_32KSYNC_SHIFT,
1848 }, 1725 },
@@ -2453,7 +2330,6 @@ static struct omap_hwmod omap3xxx_mmu_iva_hwmod = {
2453 .prcm = { 2330 .prcm = {
2454 .omap2 = { 2331 .omap2 = {
2455 .module_offs = OMAP3430_IVA2_MOD, 2332 .module_offs = OMAP3430_IVA2_MOD,
2456 .module_bit = OMAP3430_CM_FCLKEN_IVA2_EN_IVA2_SHIFT,
2457 .idlest_reg_id = 1, 2333 .idlest_reg_id = 1,
2458 .idlest_idle_bit = OMAP3430_ST_IVA2_SHIFT, 2334 .idlest_idle_bit = OMAP3430_ST_IVA2_SHIFT,
2459 }, 2335 },
@@ -2759,8 +2635,6 @@ static struct omap_hwmod omap3xxx_sham_hwmod = {
2759 .prcm = { 2635 .prcm = {
2760 .omap2 = { 2636 .omap2 = {
2761 .module_offs = CORE_MOD, 2637 .module_offs = CORE_MOD,
2762 .prcm_reg_id = 1,
2763 .module_bit = OMAP3430_EN_SHA12_SHIFT,
2764 .idlest_reg_id = 1, 2638 .idlest_reg_id = 1,
2765 .idlest_idle_bit = OMAP3430_ST_SHA12_SHIFT, 2639 .idlest_idle_bit = OMAP3430_ST_SHA12_SHIFT,
2766 }, 2640 },
@@ -2805,8 +2679,6 @@ static struct omap_hwmod omap3xxx_aes_hwmod = {
2805 .prcm = { 2679 .prcm = {
2806 .omap2 = { 2680 .omap2 = {
2807 .module_offs = CORE_MOD, 2681 .module_offs = CORE_MOD,
2808 .prcm_reg_id = 1,
2809 .module_bit = OMAP3430_EN_AES2_SHIFT,
2810 .idlest_reg_id = 1, 2682 .idlest_reg_id = 1,
2811 .idlest_idle_bit = OMAP3430_ST_AES2_SHIFT, 2683 .idlest_idle_bit = OMAP3430_ST_AES2_SHIFT,
2812 }, 2684 },
@@ -2849,8 +2721,6 @@ static struct omap_hwmod omap3xxx_ssi_hwmod = {
2849 .main_clk = "ssi_ssr_fck", 2721 .main_clk = "ssi_ssr_fck",
2850 .prcm = { 2722 .prcm = {
2851 .omap2 = { 2723 .omap2 = {
2852 .prcm_reg_id = 1,
2853 .module_bit = OMAP3430_EN_SSI_SHIFT,
2854 .module_offs = CORE_MOD, 2724 .module_offs = CORE_MOD,
2855 .idlest_reg_id = 1, 2725 .idlest_reg_id = 1,
2856 .idlest_idle_bit = OMAP3430ES2_ST_SSI_IDLE_SHIFT, 2726 .idlest_idle_bit = OMAP3430ES2_ST_SSI_IDLE_SHIFT,